【技术实现步骤摘要】
非平面栅极全包围器件及其制造方法本申请为分案申请,其原申请的申请日是2014年8月22日,申请号为201180076433.X,专利技术名称为“非平面栅极全包围器件及其制造方法”。
本专利技术的实施例涉及半导体器件领域,更具体地,涉及非平面栅极全包围器件及其制造方法。
技术介绍
集成器件制造商不断收缩晶体管器件的特征尺寸,以实现更大的电路密度和更高的性能,对于下一代器件,需要增强晶体管驱动电流,同时减小短沟道效应,例如寄生电容和截止状态泄漏。增大晶体管驱动电流的一个方式是使用高载流子迁移率半导体材料以形成沟道。沟道中的高载流子迁移率支持较高晶体管驱动电流。载流子迁移率是载流子在外部单位电场下流入半导体材料的速度的测量。半导体基体上的过程感应应力(有时称为应力)是增大驱动电流的另一个方式。在半导体基体上感应应力增强了载流子迁移率,从而增大了晶体管器件中的驱动电流。诸如三栅极晶体管的非平面晶体管是半导体工艺中用于控制短沟道效应的最近发展。就三栅极晶体管来说,栅极与沟道区的三个侧相邻。因为栅极结构围绕三个表面上的鳍状物,晶体管基本上具有三个栅极,控制通过鳍状物或沟道区的电流。由于更陡峭的亚阈值电流摆动(SS)和较小的漏极感应势垒降低(DIBL),这三个栅极允许鳍状物中更充分的耗尽,导致较小的短沟道效应。不幸的是,第四个侧,沟道的底部远离栅极电极,因而不受附近的栅极控制。由于晶体管尺寸不断缩小到亚20-25nm技术节点,在源极与漏极之间的寄生泄漏路径对于三栅极晶体管成为了问题。附图说明在附图的图中示例性而非限制性地示出了本公开内容的实施例,其中:图1A至1D示出了 ...
【技术保护点】
一种半导体器件,包括:包括第一材料的半导体衬底,所述第一材料具有第一晶格常数;位于所述半导体衬底之上的源极区,所述源极区包括第二材料,所述第二材料具有与所述第一晶格常数不同的第二晶格常数;位于所述半导体衬底之上的漏极区,所述漏极区包括所述第二材料;纳米线,所述纳米线被耦合至所述源极区且被耦合至所述漏极区,所述纳米线包括第三材料,所述第三材料具有与所述第二晶格常数相同的第三晶格常数;栅极电介质层,所述栅极电介质层位于所述纳米线的至少一部分的周围;以及栅极电极,所述栅极电极位于所述纳米线的至少一部分的周围,并且所述栅极电极至少通过所述栅极电介质层与所述纳米线分隔开。
【技术特征摘要】
1.一种半导体器件,包括:包括第一材料的半导体衬底,所述第一材料具有第一晶格常数;位于所述半导体衬底之上的源极区,所述源极区包括第二材料,所述第二材料具有与所述第一晶格常数不同的第二晶格常数;位于所述半导体衬底之上的漏极区,所述漏极区包括所述第二材料;纳米线,所述纳米线被耦合至所述源极区且被耦合至所述漏极区,所述纳米线包括第三材料,所述第三材料具有与所述第二晶格常数相同的第三晶格常数;栅极电介质层,所述栅极电介质层位于所述纳米线的至少一部分的周围;以及栅极电极,所述栅极电极位于所述纳米线的至少一部分的周围,并且所述栅极电极至少通过所述栅极电介质层与所述纳米线分隔开。2.根据权利要求1所述的器件,其中,所述第二晶格常数大于所述第一晶格常数。3.根据权利要求1所述的器件,其中,所述第二材料与所述第三材料相同。4.根据权利要求1所述的器件,其中,所述源极区和所述漏极区都具有有角度的侧壁。5.根据权利要求1所述的器件,其中,所述源极区在位于所述半导体衬底之上的第一位置处具有第一宽度,所述源极区在位于所述半导体衬底之上的第二位置处具有第二宽度,所述第二位置与所述第一位置距离所述半导体衬底的距离不同,并且所述第一宽度大于所述第二宽度。6.根据权利要求5所述的器件,其中,所述源极区的所述第一宽度大于所述纳米线的最大宽度。7.根据权利要求1所述的器件,进一步包括位于所述半导体衬底的第一部分上方的隔离区层,其中,所述半导体衬底的第二部分向上延伸超过所述隔离区层的底部表面。8.根据权利要求7所述的器件,其中,所述半导体衬底的所述第二部分没有向上延伸到所述隔离区层的顶部表面。9.根据权利要求7所述的器件,其中,所述纳米线的至少部分直接位于所述半导体衬底的所述第二部分之上,而不与所述半导体衬底的所述第二部分直接接触。10.根据权利要求1所述的器件,其中,所述漏极区具有侧壁,并且所述漏极区的所述侧壁是[111]-刻面。11.一种制造半导体器件的方法,所述方法包括:在半导体衬底之上形成源极区,所述半导体衬底包括第一材料,所述第一材料具有第一晶格常数,并且所述源极区包括第二材料,所述第二材料具有与所述第一晶格常数不同的第二晶格常数;在所述半导体衬底之上形成漏极区,所述漏极区包括所述第二材料;形成纳米线,所述纳米线被耦合至所述源极区且被耦合至所述漏极区,所述纳米线包括第三材料,所述第三材料具有与所述第二晶格常数相同的第三晶格常数;在所述纳米线的至少一部分的周围形成栅极电介质层;以及在所述纳米线的至少一部分的周围形成栅极电极,并且所述栅极电极至少通过所述栅极电介质层与所述纳米线分隔开。12.根据权利要求11所述的方法,其中,所述第二晶格常数大于所述第一晶格常数。13.根据权利要求11所述的方法,其中,所述第二材料与所述第三材料相同。14.根据权利要求11所述的方法,其中,所述源极区和所述漏极区都具有有角度的侧壁。15.根据权利要求11所述的方法,其中,所述源极区在位于所述半导体衬底之上的第一位置处具有第一宽度,所述源极区在位于所述半导体衬底之上...
【专利技术属性】
技术研发人员:W·拉赫马迪,R·皮拉里塞泰,V·H·勒,J·T·卡瓦列罗斯,R·S·周,J·S·卡治安,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。