固态成像装置和电子设备制造方法及图纸

本发明专利技术提供了一种固态成像装置和电子设备。这里所披露的是固态成像装置，其包括：半导体基体；光敏二极管，形成在半导体基体上，并且用于执行光电转换；像素部，提供有像素，该像素的每一个具有光敏二极管；第一配线，形成为通过接触部电连接到像素部的半导体基体，并且在第一方向上延伸到像素部之外；第二配线，由与第一配线不同的配线层制作，并且形成为在与第一方向不同的第二方向上延伸到像素部之外；以及接触部，用于将第一配线和第二配线彼此电连接。

【技术实现步骤摘要】
固态成像装置和电子设备本申请是2013年3月28日提交的、申请号为201310104772.5、专利技术名称为“固态成像装置和电子设备”的专利技术专利申请的分案申请。
本专利技术涉及固态成像装置和采用该固态成像装置的电子设备。
技术介绍
在CMOS(互补金属氧化物半导体)固态成像装置中，用于给像素提供电压的配线形成在延伸在纵向或横向上的第一配线层中。对于更多的信息，参见诸如日本专利申请特开第2004-104203号公报。图13为粗略示出了具有现有技术构造的CMOS固态成像装置的典型俯视图的示意图。如图13所示，每个像素包括光敏二极管(PD)51、浮置扩散(FD)52和晶体管(TR)部53。很多这样的像素排布在纵、横方向上以形成一种构造。晶体管部53包括放大晶体管、选择晶体管和复位晶体管。在光敏二极管51和浮置扩散52之间，提供读取栅极54。配线61形成在读取栅极54上。浮置扩散52和晶体管部53由配线63彼此连接，配线63提供在光敏二极管51的左侧。在配线63的左侧，提供延伸在纵向上的接地配线64。接地配线64由接触部65连接到半导体基体。接地配线64从外部源接收接地电位(也称为地电位)，从而呈现在半导体基体上的电位固定在地电位。配线61和63以及接地配线64形成为第一配线层，该第一配线层为金属配线层。第一配线层通过接触部连接到也是金属配线层的第二配线层。然而，图中没有示出第一配线层到第二配线层的连接。
技术实现思路
在图13所示的构造中，接地配线64延伸在纵向上。与如图所示的构造的情况一样，在包括延伸在横向上的接地配线的构造和包括延伸在纵向的接地配线的构造中，当一部分接地配线非故意断开时，该构造不希望包括其中半导体基体的电位非固定在地电位的像素行和/或像素列。因此，在某些情况下可能在图像上产生纵向线或横向线。另外，在某些情况下，由于半导体基体被固定在地电位的状态被弱化，可能在屏幕上产生阴影(shading)等。在发生这些现象时，该现象会成为使图像质量变坏和降低产率的原因。因此，所希望的是提供能改善图像质量且提高产率的固态成像装置。还希望提供采用该固态成像装置的电子设备。根据本专利技术实施例的固态成像装置包括：半导体基体；光敏二极管，形成在半导体基体上且用于执行光电转换；以及像素部，提供有像素，每一个像素具有光敏二极管。另外，固态成像装置还包括第一配线，其形成为通过接触部电连接到用于像素部的半导体基体，并且在第一方向上延伸到像素部之外。重要的是，固态成像装置还包括由与第一配线不同的配线层制作的第二配线，并且形成为在与第一方向不同的第二方向上延伸到像素部之外。固态成像装置还包括接触部，用于将第一配线和第二配线彼此电连接。根据本专利技术另一个实施例的电子设备包括光学系统、上述的固态成像装置和用于处理固态成像装置输出信号的信号处理电路。如上所述，根据本专利技术实施例的固态成像装置的构造包括：第一配线，形成为在第一方向上延伸到像素部之外，并且由接触部电连接到半导体基体；以及第二配线，形成为在与第一方向不同的第二方向上延伸到像素部之外，并且由接触部电连接到第一配线。因此，即使第一配线或第二配线断开，也能通过第一配线和第二配线的另一个提供电位到半导体基体。另外，因为第一和第二配线彼此电连接，所以减小了用于给半导体基体提供电位的这些配线的电阻。如上所述，根据本专利技术实施例的电子设备的构造包括根据本专利技术实施例的固态成像装置。因此，即使固态成像装置的第一或第二配线的任何一个断开，也能通过第一配线和第二配线的另一个给半导体基体提供电位。另外，因为第一和第二配线彼此电连接，所以可减小用于给半导体基体提供电位的这些配线的电阻。如上所述，根据本专利技术的实施例，所提供的构造包括：第一配线，形成为在第一方向上延伸到像素部之外，并且由接触部电连接到半导体基体；以及第二配线，由与第一配线不同的配线层制作，并且形成为在与第一方向不同的第二方向上延伸到像素部之外，并且由接触部电连接到第一配线。因此，即使第一配线或第二配线的任何一个断开，也能通过第一配线和第二配线的另一个给半导体基体提供电位。结果，半导体基体的电位可保持在固定的水平，从而能改善图像质量且提高产率。另外，根据本专利技术的实施例，可减小用于给半导体基体提供电位的这些配线的电阻。因此，能加强半导体基体的电位。因此，能消除屏幕上像素到像素间的特性变化且去除屏幕的阴影，从而改善图像质量且提高产率。附图说明图1是示出根据第一实施例的固态成像装置的粗略构造的示意图，或者示出固态成像装置中采用的主要部件的电路构造的示意图；图2A和2B分别是示出图1所示的各第一和第二接地配线的排布的俯视图的示意图；图3是示出将第一和第二接地配线彼此连接的部分的透视图(俯视图)的示意图；图4是示出在根据第一实施例的固态成像装置中浮置扩散的附近的截面的示意图；图5是示出根据第一实施例的固态成像装置中采用的主要部件的俯视图；图6是示出根据第一实施例的固态成像装置中采用的主要部件的俯视图；图7是示出根据第一实施例的固态成像装置中采用的主要部件的俯视图；图8是示出根据第一实施例的固态成像装置中采用的主要部件的俯视图；图9是示出根据第一实施例的固态成像装置中采用的主要部件的俯视图；图10是示出根据第二实施例的固态成像装置的粗略构造的示意图，或者示出固态成像装置中采用的主要部件的电路构造的示意图；图11是示出根据第三实施例的固态成像装置的粗略构造的示意图，或者示出固态成像装置中采用的主要部件的电路构造的示意图；图12是示出根据第四实施例的电子设备的粗略构造的方框图；图13是粗略地示出具有现有技术构造的CMOS固态成像装置的典型俯视图的示意图；以及图14A是示出矩形输入脉冲的波形的示意图，而图14B是示出实际脉冲的波形的示意图。具体实施方式下面描述本专利技术的优选实施例。应注意，描述分成下面的主题：1.第一实施例(固态成像装置)2.第二实施例(固态成像装置)3.第三实施例(固态成像装置)4.第四实施例(电子设备)<1.第一实施例>图1是示出根据第一实施例的固态成像装置的粗略构造的示意图，或者是示出固态成像装置中采用的主要部件的电路构造的示意图。图1示出了包括在固态成像装置的像素部中像素的一个纵列的电路构造。实施例将本技术应用于CMOS固态成像装置.如图1所示，根据第一实施例的固态成像装置构造为包括像素，每个像素包括光敏二极管(PD)1、浮置扩散(FD)2和晶体管(TR)部3，晶体管(TR)部3具有每一个都为MOS晶体管的像素晶体管。光敏二极管1形成在由诸如硅的半导体材料制作的半导体基体中。光敏二极管1用作光电转换部，用于实现将入射光转换成电荷的光电转换过程。典型的半导体基体具有以下任一构造：半导体基体的单体、外延层形成其上的半导体基体以及形成在另一个基体上的半导体层。浮置扩散2典型地为形成在半导体基体中的N型杂质区域。浮置扩散2用作电荷累积部，用于累积作为光敏二极管1执行光电转换过程的结果而获得的电荷。传输栅极4提供在光敏二极管1和浮置扩散2之间。传输栅极4是用于传输作为光敏二极管1执行光电转换过程的结果而获得的电荷到浮置扩散2的栅极。晶体管部3典型地包括诸如复位晶体管、放大晶体管和选择晶体管的至少一个像素晶体管。在该实施例中，每一个具本文档来自技高网...

【技术保护点】
一种固态成像装置，包括：半导体基体；光敏二极管，形成在所述半导体基体上并且用于执行光电转换；像素部，提供有像素，所述像素的每一个具有所述光敏二极管；第一配线，形成为通过接触部电连接到所述像素部的所述半导体基体，并且在第一方向上延伸到所述像素部之外；第二配线，由与所述第一配线不同的配线层制作，并且形成为在与所述第一方向不同的第二方向上延伸到所述像素部之外；和接触部，用于将所述第一配线和所述第二配线彼此电连接。

【技术特征摘要】
2012.04.04 JP 2012-0856661.一种固态成像装置，包括：半导体基体；光敏二极管，形成在所述半导体基体上并且用于执行光电转换；像素部，提供有像素，所述像素的每一个具有所述光敏二极管；第一配线，形成为通过接触部电连接到所述像素部的所述半导体基体，并且在第一方向上延伸到所述像素部之外；第二配线，由与所述第一配线不同的配线层制作，并且形成为在与所述第一方向不同的第二方向上延伸到所述像素部之外；和接触部，用于将所述第一配线和所述第二配线彼此电连接。2.根据权利要求1所述的固态成像装置，其中多个所述像素共享电荷累积部和晶体管部。3.根据权利要求2所述的固态成像装置，所述固态成像装置还包括：传输栅极，设置在所述电荷累积部和所述光敏二极管之间；和控制线，电连接到所述传输栅...

【专利技术属性】
技术研发人员：小林实希子，山下和芳，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP