一种集成电路设计方法技术

技术编号:15643897 阅读:173 留言:0更新日期:2017-06-16 18:35
本发明专利技术实施例公开了一种集成电路设计方法,该方法包括围绕内核区域,设置第一IO单元区域和第二IO单元区域;确定排布在所述第一IO单元区域的各信号IO单元的位置,以及确定排布在所述第二IO单元区域的各信号IO单元的位置;确定排布在所述第一IO单元区域的各信号IO单元的位置,以及确定排布在所述第二IO单元区域的各信号IO单元的位置;围绕所述内核单元,将给所述内核区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域,以及,将给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域;规划封装阵列;规划重布线层的走线。本发明专利技术实施例提高了芯片的利用率。

【技术实现步骤摘要】
一种集成电路设计方法
本专利技术涉及集成电路
,尤其涉及一种集成电路设计方法。
技术介绍
大部分集成电路的内部都可以分为两个主要区域:内核区域和IO(输入/输出)区域,其中IO区域给集成电路的内核区域和外部电路提供了电气接口。现今大部分集成电路都是通过EDA(ElectronicDesignAutomation,电子设计自动化)软件,采用模块化的电路描述库进行设计的。这些模块化的电路描述通常包含逻辑描述和物理描述。集成电路的内核区域可以包含各种各样的逻辑、存储或者处理器模块,这些模块一部分还可能使用的是IP(IntellectualProperty,知识产权)核,或者是通过全定制设计的,因而内核区域的数字和模拟电路功能十分多样。然而在集成电路的IO区域,各模块的功能更加趋于相同,因而有一系列的IO单元成为标准库,并且被应用于许多不同的集成电路设计中。因此,集成电路设计的一个特点是在大多集成电路的某些部分,特别是IO区域使用现有的库单元和标准设计流程进行设计,且常用的库单元都可以从供应商处获取。IO区域经常被称为IO环,因为它包含许多侧面相连的IO单元,形成了一个连续的矩形环,围在内核区域的周围。这种IO单元的侧面连接成IO环的方式可以对IO单元和内核的电源进行有效的分配,同时减小噪声并加强ESD(Electro-Staticdischarge,静电释放)保护。IO单元内部一般同时包含高供电电压的外部信号和低供电电压的核内信号之间的接口电路。IO单元通常被连接到键合焊盘上,然后键合焊盘再通过键合线连接到芯片封装的管脚,或者直接连接到与封装相连的焊盘上。倒装芯片是半导体集成电路封装技术的一种,它利用重布线层将相应的IO单元与位于芯片上面的焊盘连接起来,具有非常灵活的IO单元摆放方式,和更小的寄生效应,因而可以达到很高的性能。与传统引线键合工艺相比倒装芯片具有许多明显的优点,包括:优越的电学和热学性能,高IO引脚数目,封装尺寸减小等。集成电路的成本随着集成电路的面积而增加,因此人们对于减小集成电路的面积有非常强烈的动机。大部分集成电路的面积由IO环包围的面积或者内核区域的面积确定,当IO环围城的区域面积(与IO单元的数目和大小有关)超过了内核区域面积时,芯片就被认为是输入/输出引脚限制IOlimited或者焊盘限制padlimited的。在这种情况下芯片会浪费部分核内面积。而当芯片核内面积大于IO环的所围区域面积时,芯片就被认为是内核限制corelimited的。在这种情况下,IO环需要被扩大后围绕在内核区域四周,而这种情况下会增加IO环占用的面积。为了提高芯片的利用率,在IOlimited的设计中,可以考虑采用双环结构的IO摆放方式。采用IO环双环需考虑的问题主要有:外环信号与核内信号的布线通道预留,内外环之间电源的连接以及IO与焊盘的连接问题。现有技术中关于IO双环或IO区域的技术有(1)采用IO双环结构,其内侧的IO环为了给外侧的IO环预留走线通道,使得内侧IO环上的单元是分离的,需手动连接来形成完整的电源环结构,并且采用的是引线键合式的封装,只适合IO数目较少的设计;(2)采用一种多IO区域的IO摆放方式支持大量的IO单元,但是由于单元是分离的,没有采用IO环所带来的优势;(3)采用IO双环结构设计方式,但是没有提出给外侧IO预留走线通道,需要进行大量的手动连线工作,且采用的是引线键合式封装,只适合IO数目较少的设计;(4)采用一种具有多个IO区域的集成电路,通过在原有IO库的基础上添加新的IO单元实现将外部IO信号通过内部IO环传递到芯片核内,并且实现了内外两个IO环的电源的连接,但是没有给出采用倒装芯片封装是IO与焊盘的具体连接方式,且引入了大量的新单元,增加了设计的难度;(5)采用一种IO双环的集成电路设计方式,但是其电平转换电路与IO单元分离,需设计新的电平转换单元,无法直接采用现有的IO库,增加了设计的复杂度。由上述可知,现有技术中关于IO区域或IO双环的技术都不能解决芯片利用率低这一问题,因此,现有技术都不能解决提高芯片利用率的问题。
技术实现思路
本专利技术的目的在于解决现有技术中芯片利用率低的问题。为解决上述问题,本专利技术实施例提供了一种集成电路设计方法,使用该设计方法解决现有技术中集成电路芯片利用率低的问题。有鉴于此,本专利技术提供一种集成电路设计方法,可包括:围绕内核区域,设置第一IO单元区域和第二IO单元区域,且所述第一IO单元区域围绕所述内核区域排布,所述第二IO单元区域围绕所述第一IO单元区域排布;根据IO单元中的信号IO单元的信号频率,确定排布在所述第一IO单元区域的各信号IO单元的位置,以及确定排布在所述第二IO单元区域的各信号IO单元的位置;确定IO单元中给所述内核区域供电的电源IO单元的数量,以及确定IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量;根据给所述内核区域供电的电源IO单元的数量,围绕所述内核单元,将给所述内核区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域,以及,根据给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量,围绕所述内核单元,将给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域,其中,在对给所述内核区域供电的电源IO单元和给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元进行排布时,给所述内核区域供电的电源IO单元的排布位置和给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的排布位置不重叠;根据排布在所述第一IO单元区域的各信号IO单元的位置和排布在所述第二IO单元区域的各信号IO单元的位置,规划封装阵列;所述封装阵列规划完成后,规划重布线层的走线,使得所述第一IO单元区域和所述第二IO单元区域与所述封装阵列连接。如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,在所述根据IO单元中的信号IO单元的信号频率,确定排布在所述第一IO单元区域的各信号IO单元的位置,以及确定排布在所述第二IO单元区域的各信号IO单元的位置之前,还包括:确定IO单元中的信号IO单元的信号频率。如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,在所述确定IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量之前,还包括:计算IO单元中的信号IO单元的同步开关噪声。如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述确定IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量,包括:利用如下公式确定IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量:其中,Ipad为IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的最大电流,k为调整因子,Vpad为IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的最大电压,Pavg为给IO单元中所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的平均功率。如上所述的方面和任一可能的实现方式,进一步提供一种实现方式本文档来自技高网
...
一种集成电路设计方法

【技术保护点】
一种集成电路设计方法,其特征在于,所述方法包括:围绕内核区域,设置第一IO单元区域和第二IO单元区域,且所述第一IO单元区域围绕所述内核区域排布,所述第二IO单元区域围绕所述第一IO单元区域排布;根据IO单元中的信号IO单元的信号频率,确定排布在所述第一IO单元区域的各信号IO单元的位置,以及确定排布在所述第二IO单元区域的各信号IO单元的位置;确定IO单元中给所述内核区域供电的电源IO单元的数量,以及确定IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量;根据给所述内核区域供电的电源IO单元的数量,围绕所述内核单元,将给所述内核区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域,以及,根据给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量,围绕所述内核单元,将给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域,其中,在对给所述内核区域供电的电源IO单元和给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元进行排布时,给所述内核区域供电的电源IO单元的排布位置和给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的排布位置不重叠;根据排布在所述第一IO单元区域的各信号IO单元的位置和排布在所述第二IO单元区域的各信号IO单元的位置,规划封装阵列;所述封装阵列规划完成后,规划重布线层的走线,使得所述第一IO单元区域和所述第二IO单元区域与所述封装阵列连接。...

【技术特征摘要】
1.一种集成电路设计方法,其特征在于,所述方法包括:围绕内核区域,设置第一IO单元区域和第二IO单元区域,且所述第一IO单元区域围绕所述内核区域排布,所述第二IO单元区域围绕所述第一IO单元区域排布;根据IO单元中的信号IO单元的信号频率,确定排布在所述第一IO单元区域的各信号IO单元的位置,以及确定排布在所述第二IO单元区域的各信号IO单元的位置;确定IO单元中给所述内核区域供电的电源IO单元的数量,以及确定IO单元中给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量;根据给所述内核区域供电的电源IO单元的数量,围绕所述内核单元,将给所述内核区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域,以及,根据给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的数量,围绕所述内核单元,将给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元均匀排布在所述第一IO单元区域和所述第二IO单元区域,其中,在对给所述内核区域供电的电源IO单元和给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元进行排布时,给所述内核区域供电的电源IO单元的排布位置和给所述第一IO单元区域和所述第二IO单元区域供电的电源IO单元的排布位置不重叠;根据排布在所述第一IO单元区域的各信号IO单元的位置和排布在所述第二IO单元区域的各信号IO单元的位置,规划封装阵列;所述封装阵列规划完成后,规划重布线层的走线,使得所述第一IO单元区域和所述第二IO单元区域与所述封装阵列连接。2.根据权利要求1所述的方法,其特征在于,在所述根据IO单元中的信号IO单元的信号频率,确定排布在所述第一IO单元区域的各信号IO单元的位置,以及确定排...

【专利技术属性】
技术研发人员:郭阳陈书明刘祥远刘浩李振涛孙永节陈跃跃胡春媚刘必慰池雅庆陈建军
申请(专利权)人:中国人民解放军国防科学技术大学
类型:发明
国别省市:湖南,43

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1