一种堆叠电容器的制作方法技术

本发明专利技术提供一种堆叠电容器的制作方法，包括：首先提供一MOS管，所述MOS管至少包括：形成在衬底中的阱区；形成于所述阱区之中和/或表面的第一介质层；形成在所述第一介质层表面的栅极层、第二介质层；覆盖在所述第二介质层及衬底表面的连接层；然后去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连。所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及连接层构成第二电容器。通过本发明专利技术的制作方法，便于在MTE平台的器件中制作堆叠电容器结构，工艺简单，适用于工业化生产。

【技术实现步骤摘要】
一种堆叠电容器的制作方法
本专利技术涉及半导体
，特别是涉及一种堆叠电容器的制作方法。
技术介绍
电容器是在超大规模集成电路中常用的无源元件，其主要包括多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金属-绝缘体-硅(MIS，Metal-Insulator-Silicon)和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)等。在MTE(Maturetechnologyeconomy)技术中，MOS晶体管引进了中间连接层，结构如图1所示，所述MOS晶体管包括：衬底；阱区1，形成于所述衬底中；第一介质层2，形成于所述阱区1之中和/或表面；栅极层3形成在所述第一介质层2表面；连接层4，覆盖在衬底表面并跨过栅极层3。为了防止栅极层3与连接层5之间发生短路，一般会在栅极层3表面制作以第二介质层4。但是这种基于MTE技术的MOS管结构中，所述栅极层3、第二介质层4以及连接层5之间会形成寄生电容。另外，在这种结构中，若要制作堆叠电容器(stackcapacitor)，还需要额外的掩膜层来实现，工艺复杂，增加成本。因此，提供一种基于MTE技术的堆叠电容器的制作方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种堆叠电容器的制作方法，用于解决现有MTE技术中制作堆叠电容器需要额外掩膜层，导致工艺复杂、成本高的问题。为实现上述目的及其他相关目的，本专利技术提供一种堆叠电容器的制作方法，所述制作方法至少包括：1)提供一MOS管，所述MOS管至少包括：衬底；阱区，形成于所述衬底中；第一介质层，形成于所述阱区之中和/或表面；栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；连接层，覆盖在所述第二介质层及衬底表面；2)去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。作为本专利技术堆叠电容器的制作方法的一种优化的方案，所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及位于所述第二介质层上的连接层构成第二电容器。作为本专利技术堆叠电容器的制作方法的一种优化的方案，所述第一电容器和第二电容器并联连接。作为本专利技术堆叠电容器的制作方法的一种优化的方案，在所述第一介质层、栅极层以及第二介质层的两侧形成有侧墙，所述连接层覆盖在所述第二介质层、侧墙及衬底中的阱区表面。作为本专利技术堆叠电容器的制作方法的一种优化的方案，所述步骤2)中采用光刻刻蚀工艺去除部分所述连接层和第二介质层，暴露出栅极层，同时采用光刻刻蚀工艺去除阱区表面的部分连接层以及侧墙表面的连接层，以暴露出所述阱区。作为本专利技术堆叠电容器的制作方法的一种优化的方案，所述步骤2)中在暴露的栅极层表面制作第一通孔，在所述第二介质层表面的连接层上制作第二通孔，在所述阱区表面的连接层上制作第三通孔，通过所述第一通孔将所述栅极层电连至第一金属层，通过第二通孔和第三通孔将所述第二介质层表面的连接层以及阱区表面的连接层电连至第二金属层。作为本专利技术堆叠电容器的制作方法的一种优化的方案，所述第一金属层和第二金属层位于同一层。作为本专利技术堆叠电容器的制作方法的一种优化的方案，所述第一介质层为栅氧层和/或者浅沟槽隔离结构。作为本专利技术堆叠电容器的制作方法的一种优化的方案，所述栅极层和连接层均为多晶硅。如上所述，本专利技术的堆叠电容器的制作方法，包括：首先提供一MOS管，所述MOS管至少包括：衬底；阱区，形成于所述衬底中；第一介质层，形成于所述阱区之中和/或表面；栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；连接层，覆盖在所述第二介质层及衬底表面；然后去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及位于所述第二介质层上的连接层构成第二电容器，所述第一电容器和第二电容器形并联连接。基于现有的MTE技术，通过本专利技术的制作方法，可以在器件中方便制作堆叠电容器结构，工艺简单，适用于工业化生产。附图说明图1为现有技术中基于MTE技术的MOS管结构示意图。图2为本专利技术制备方法制备获得的堆叠电容器一种结构示意图。图3为本专利技术制备方法制备获得的堆叠电容器另一种结构示意图。图4为本专利技术制备方法制备获得的堆叠电容器再一种结构示意图。图5为本专利技术的堆叠电容器结构的电路示意图。元件标号说明1阱区2第一介质层3栅极层4第二介质层5连接层6第一金属层7第二金属层8第一通孔9第二通孔10第三通孔11第一电容器12第二电容器13侧墙14浅沟槽15P+区具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术提供一种堆叠电容器的制作方法，所述制作方法包括以下步骤：首先执行步骤1)，提供一MOS管，如图1所示为现有的基于MTE技术的MOS结构，也是本步骤中提供的MOS结构。所述MOS管至少包括如下结构：衬底、阱区1、第一介质层2、栅极层3、第二介质层4、连接层(inter-connectlayer)5。所述阱区1通过离子注入工艺形成于所述衬底中。所述阱区1可以包括形成于衬底中的深N阱(DeepNWell，DNW)、以及形成于所述深N阱中的P阱(PW)。所述第一介质层2形成于所述阱区1之中和/或表面。如图2所示，所述第一介质层2可以为栅氧层，所述栅氧层形成于所述阱区1表面，可以作为后续制作的第一电容器11中的绝缘层。如图3所示，所述第一介质层2也可以为浅沟槽隔离结构(STI)，所述浅沟槽隔离结构形成在所述阱区1当中，也可以作为后续制作的第一电容器11的绝缘层，此时，所述浅沟槽隔离结构的表面宽度大于或等于栅极层的宽度。如图4所示，所述第一介质层2还可以为栅氧层和浅沟槽隔离结构的组合，此时，所述浅沟槽隔离结构的表面宽度可以根据器件本身的结构任意选择。所述栅极层3形成于所述第一介质层2表面。所述栅极层3可以是多晶硅，也可以是其他合适的导电材料，在此不限。所述第二介质层4形成在所述栅极层3的表面。所述第一介质层2和第二介质层4可以是二氧化硅等常规绝缘材料，可以是同种材料，也可以是不同材料。所述连接层5覆盖在所述第二介质层4及衬底表面。如图1所示为现有的基于MTE技术的MOS结构，也是本步骤中提供的MOS结构，可以看到所述连接层5的一部分覆盖在第二介质层4上，另一部分覆盖在衬底上。具体地，另一部本文档来自技高网...

【技术保护点】
一种堆叠电容器的制作方法，其特征在于，所述制作方法至少包括：1)提供一MOS管，所述MOS管至少包括：衬底；阱区，形成于所述衬底中；第一介质层，形成于所述阱区之中和/或表面；栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；连接层，覆盖在所述第二介质层及衬底表面；2)去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。

【技术特征摘要】
1.一种堆叠电容器的制作方法，其特征在于，所述制作方法至少包括：1)提供一MOS管，所述MOS管至少包括：衬底；阱区，形成于所述衬底中；第一介质层，形成于所述阱区之中和/或表面；栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；连接层，覆盖在所述第二介质层及衬底表面；2)去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。2.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及位于所述第二介质层上的连接层构成第二电容器。3.根据权利要求2所述的堆叠电容器的制作方法，其特征在于：所述第一电容器和第二电容器并联连接。4.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：在所述第一介质层、栅极层以及第二介质层的两侧形成有侧墙，所述连接层覆盖在...

【专利技术属性】
技术研发人员：杨晓芳，蔡建祥，辜良智，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31