【技术实现步骤摘要】
一种高压VDMOS结构及其制备方法
本专利技术属于功率半导体器件
,特别是涉及一种带有深宽沟槽和埋层场板的高压功率VDMOS器件及其制备方法。
技术介绍
功率VDMOS器件(如图1所示)是一种电子开关,其开关状态受控于栅极电压,导通时由单载流子(电子或空穴)导电,它具有控制简单及开关快速的特点,因而被广泛应用于功率电子系统,主要包括开关电源,电机驱动等。耐压(BV)和比导通电阻(Ron,sp)为功率VDMOS的两个主要参数,其中Ron,sp同BV2.5成正比关系,随着器件耐压的增大,其比导通电阻将急剧增加,对于耐压200V以上的VDMOS器件,该状况尤为明显。现阶段有两类结构来缓解耐压与比导通电阻之间的矛盾关系。第一类是由专利US5216275中所提出的超结VDMOS(SJVDMOS)结构(如图2所示),这种结构的漂移区由相间排列的N型柱201和P型柱202组成。在较低电压时,N型柱与P型柱相互耗尽,等效于降低了漂移区的有效掺杂浓度,从而可以提高漂移区的平均电场强度,提高器件的耐压水平。超结VDMOS的主流制备方法有以下三种:第一种为多次外延法,这种方法需要多次光刻、掺杂及外延,工艺流程复杂且成本高昂;第二种为深槽外延填充法,这种方法需要使用外延工艺填充大深宽比的沟槽,这对工艺提出了极大的挑战,填槽的过程中极易形成空洞,导致器件耐压降低,漏电增大;第三种为槽壁掺杂法,这种方法使用离子注入或扩散的方式直接对沟槽的槽壁进行掺杂,但该方式很难准确控制掺杂剂量及杂质分布,导致器件耐压降低。第二类是由专利US5998833中所提出的隔离栅VDMOS(Shiel ...
【技术保护点】
一种高压VDMOS结构,所述的VDMOS结构包括有漏极电极(122)、栅极电极(123)和源极电极(121),所述的漏极电极(122)上方设有N型重掺杂衬底(105),其特征在于,所述的VDMOS结构还包括有N型漂移区(401)、深宽沟槽(402)、第一层电介质(411)、第二层电介质(412)、导电场板层(403)、P型体区(102)、P型重掺杂区(104)、N型重掺杂源区(103)、栅氧化层(111)、栅极电极(123)和层间电介质(112),所述的N型重掺杂衬底(105)上方设有N型漂移区(401),一个以上深宽沟槽(402)从N型漂移区(401)上表面延伸入N型漂移区(401)内;所述的深宽沟槽(402)被第一层电介质(411)部分填充,第一层电介质(411)的上方填充有第二层电介质(412),所述的第一层电介质(411)和第二层电介质(412)将深宽沟槽(402)填满,所述的第一层电介质(411)与第二层电介质(412)之间设有导电场板层(403);所述的P型体区(102)位于N型漂移区(401)上部,所述的P型重掺杂区(104)位于P型体区(102)的上部,所述的N型重掺杂 ...
【技术特征摘要】
1.一种高压VDMOS结构,所述的VDMOS结构包括有漏极电极(122)、栅极电极(123)和源极电极(121),所述的漏极电极(122)上方设有N型重掺杂衬底(105),其特征在于,所述的VDMOS结构还包括有N型漂移区(401)、深宽沟槽(402)、第一层电介质(411)、第二层电介质(412)、导电场板层(403)、P型体区(102)、P型重掺杂区(104)、N型重掺杂源区(103)、栅氧化层(111)、栅极电极(123)和层间电介质(112),所述的N型重掺杂衬底(105)上方设有N型漂移区(401),一个以上深宽沟槽(402)从N型漂移区(401)上表面延伸入N型漂移区(401)内;所述的深宽沟槽(402)被第一层电介质(411)部分填充,第一层电介质(411)的上方填充有第二层电介质(412),所述的第一层电介质(411)和第二层电介质(412)将深宽沟槽(402)填满,所述的第一层电介质(411)与第二层电介质(412)之间设有导电场板层(403);所述的P型体区(102)位于N型漂移区(401)上部,所述的P型重掺杂区(104)位于P型体区(102)的上部,所述的N型重掺杂源区(103)位于P型体区(102)的上部且与P型重掺杂区(104)相邻,所述的栅氧化层(111)位于N型漂移区(401)的上表面并覆盖部分P型体区(102)和部分N型重掺杂源区(103),栅极电极(123)位于栅氧化层(111)的表面,所述的源极电极(121)与N型重掺杂源区(103)、P型重掺杂区(104)及导电场板层(403)的表面短接,所述的层间电介质(112)将源极电极(121)和栅极电极(123)隔离开来,所述的第一层电介质(411)的上表面中任一点到深宽沟槽(402)槽壁的水平距离随着该点到N型漂移区(401)上表面的竖直距离的增大而增大。2.如权利要求1所述的VDMOS结构,其特征在于,所述深宽沟槽(402)的深度等于或大于N型漂移区(401)。3.如权利要求1所述的VDMOS结构,其特征在于,所述的第一层电介质(411)附着于深宽沟槽(402)的槽壁及槽底。4.如权利要求1所述的VDMOS结构,其特征在于,所述的第一层电介质(411)的上表面最低点位于深宽沟槽(402)的中间。5.如权利要求1所述的VDMOS结构,其特征在于所述的第一层电介质(411)的上表面为“U”型形貌。6.如权利要求1所述的VDMOS结构,其特征在于,所述第一层电介质(411)的上表面最低点到深宽沟槽(402)槽壁的水平距离为X,所述第一层电介质(411)的上表面最低点到深宽沟槽(402)槽底的竖直距离为Y,所述竖直距离Y大于所述水平距离X。7.如权利要求6所述的VDMOS结构,其特征在于,其中Y和X的比值在1-3之间。8.如权利要求1所述的VDMOS结构,其特征在于,所述第一层电介质(411)材料为苯丙环丁烯、聚酰亚胺、旋转涂布玻璃、氧化硅、氮化硅或氮氧化硅。9.如权利要求1所述的VDMOS结构,其特征在于,所述第二层电介质(412)材料为苯丙环丁烯、聚酰亚胺、旋转涂布玻璃、氧化硅、氮化硅或氮氧化硅。10.如权利要求1所述的VDMOS结构,其特征在于,所述导电场板层(403)材料为多晶体硅、铝、铜、钛、钨、镍或以上材料的合金。11.如权利要求1所述的VDMOS结构,其特征在于,所述的P型体区(102)与深宽沟槽(402)一侧的槽壁相邻。12.如...
【专利技术属性】
技术研发人员:单建安,杨文韬,
申请(专利权)人:中山汉臣电子科技有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。