通过去除非晶化的部分来制造碳化硅半导体器件的方法技术

本发明专利技术涉及通过去除非晶化的部分来制造碳化硅半导体器件的方法。形成从主表面（101a）延伸到晶体碳化硅半导体层（100a）中的沟槽（190）。形成包括掩模开口（401）的掩模（400），所述掩模开口（401）暴露出沟槽（190）以及围绕沟槽（190）的主表面（101a）的缘边段（105）。通过用粒子束（990）照射，非晶化由掩模开口（401）暴露出的半导体层（100a）的第一部分（181）以及在掩模开口（401）的垂直投影以外的且直接邻接于第一部分（181）的第二部分（182）。非晶化的第二部分（182）的垂直延伸随着与第一部分（181）的距离增大而逐渐减小。去除非晶化的第一和第二部分（181、182）。

【技术实现步骤摘要】
通过去除非晶化的部分来制造碳化硅半导体器件的方法
技术介绍
由于碳化硅（SiC）的高击穿电场强度以及高电子饱和速度，基于SiC的半导体器件被提供用于高温、高功率和高频率电子半导体器件。单晶SiC的高化学稳定性导致在液体蚀刻剂中的纯可溶性，使得用于形成台阶和沟槽的SiC表面的图案化通常无法依赖于湿法蚀刻工艺。另一方面，反应离子蚀刻是高度各向异性的并且典型地导致相当粗糙的表面和边缘锋利的拐角和台阶。1500℃以上的温度下的加热处理可以平滑表面粗糙度并且可以在一定程度上使边缘锋利的拐角成圆角。所期望的是以较少努力使基于碳化硅的半导体器件中的台阶以及沟槽的缘边成圆角或成切角。
技术实现思路
独立权利要求的主题实现该目标。从属权利要求涉及另外的实施例。根据实施例，一种制造半导体器件的方法包括：形成从主表面延伸到晶体碳化硅半导体层中的沟槽。形成掩模，所述掩模包括掩模开口，所述掩模开口暴露出沟槽以及围绕沟槽的主表面的缘边段。通过用粒子束照射，由掩模开口暴露出的半导体层的第一部分以及在掩模开口的垂直投影以外并且直接邻接于第一部分的第二部分被非晶化，其中非晶化的第二部分的垂直延伸随着与第一部分的距离增大而逐渐减小。非晶化的第一和第二部分被去除。根据另一实施例，一种制造半导体器件的方法包括：在晶体碳化硅半导体层上形成掩模。掩模包括掩模开口以及随着与掩模开口的距离减小而逐渐变窄的第一掩模段。通过用粒子束照射，由掩模开口暴露出的半导体层的第一部分以及在第一掩模段的垂直投影中并且直接邻接于第一部分的第二部分被非晶化，其中第二部分的垂直延伸随着与第一部分的距离增大而逐渐减小。非晶化的第一和第二部分被去除。根据另一实施例，一种制造半导体器件的方法包括：在晶体碳化硅半导体层上形成包括掩模开口的掩模。通过用粒子束照射，由掩模开口暴露出的半导体层的第一部分以及在掩模的垂直投影中并且直接邻接于第一部分的第二部分被非晶化。非晶化的第一和第二部分被去除。重复至少一次第一和第二部分的非晶化以及去除，以形成台阶状凹陷，其中掩模开口在每次非晶化之前被扩大。根据另一实施例，一种半导体器件包括：从第一表面延伸到晶体碳化硅的半导体本体中的沟槽栅极结构。沟槽栅极结构填充沿着第一表面的缘边段成圆角和/或成切角的沟槽。在平行于第一表面的水平截面中，沟槽栅极结构包括直长边、直短边以及在短边和长边之间的成圆角的过渡。在阅读以下详细说明时且在查看附图时，本领域的技术人员将认识到附加的特征和优点。附图说明附图被包括以提供对本专利技术的进一步理解并且被结合在本说明书内且构成本说明书的一部分。附图图示了本专利技术的实施例并且与说明书一起用于解释本专利技术的原理。本专利技术的其他实施例以及意图的优点将容易理解，因为它们通过参照以下详细说明而变得更好理解。图1A为在形成逐渐变窄的掩模段之后半导体衬底的一部分的示意垂直截面图，用于图示通过借助于具有逐渐变窄的掩模段的掩模对衬底的部分进行非晶化来制造包括具有成切角和/或成圆角的边缘的掩埋结构的半导体器件的方法。图1B示出在非晶化衬底的部分之后图1A的半导体衬底部分。图1C示出在去除非晶化的部分之后图1B的半导体衬底部分。图2A为在非晶化衬底的部分之后半导体衬底的一部分的示意垂直截面图，用于图示使用没有逐渐变窄的掩模段的掩模的比较方法，以讨论在通过使用没有逐渐变窄的掩模段来非晶化衬底的部分之后的实施例的效果。图2B示出在去除非晶化的部分之后图2A的半导体衬底部分。图3A为在通过使用具有逐渐变窄的掩模段的掩模来形成衬底中的非晶化部分之后半导体衬底的一部分的示意垂直截面图，用于图示制造包括表面台阶的半导体器件的方法。图3B为在去除非晶化的衬底部分之后图3A的半导体衬底部分的示意截面图。图3C示出在形成另外的非晶化部分之后图3B的半导体衬底部分。图3D示出在去除另外的非晶化部分之后图3C的半导体衬底部分。图4A为在形成沟槽之后半导体衬底的一部分的示意垂直截面图，用于图示根据实施例的制造半导体器件的方法，该实施例包括通过使用具有逐渐变窄的掩模段的掩模来使沟槽的缘边成切角。图4B示出在非晶化衬底的部分之后图4A的半导体衬底部分。图4C示出在去除非晶化的部分之后图4B的半导体衬底部分。图5A为在形成沟槽之后半导体衬底的一部分的示意垂直截面图，用于图示根据实施例的制造半导体器件的方法，该实施例包括通过使用倾斜注入使沟槽的缘边成切角。图5B示出在通过倾斜注入来非晶化衬底的部分期间图4A的半导体衬底部分。图5C示出在去除非晶化的部分之后图5B的半导体衬底部分。图6A为在对多层掩模上的光刻胶层图案化之后半导体衬底的一部分的示意垂直截面图，用于图示制造具有沟槽栅极结构的半导体器件的方法。图6B示出在通过使用多层掩模形成衬底中的沟槽之后图6A的半导体衬底部分。图6C示出在修改多层掩模之后图6B的半导体衬底部分。图6D示出在通过使用修改的多层掩模来非晶化衬底部分之后图6C的半导体衬底部分。图6E示出在沟槽中形成沟槽栅极结构之后图6D的半导体衬底部分。图7A为根据与具有平面源极和本体接触的对称晶体管单元布局有关的实施例的UMOSFET的示意垂直截面图。图7B为图7A的半导体器件部分沿着线B-B的示意水平截面图。图8为在1500℃以上的温度下进行加热处理以使沟槽拐角成圆角之后UMOSFET（垂直沟槽U形金属氧化物半导体场效应晶体管）的参考示例的一部分的示意水平截面图，该UMOSFET包括条形沟槽栅极结构用于讨论实施例的效果。图9A为在用粒子束进行第一照射期间半导体衬底的一部分的示意垂直截面图，用于图示通过非晶化来形成JTE（结终止延伸）的方法。图9B示出在去除由第一照射非晶化的部分之后图9A的半导体衬底部分。图9C示出在修改掩模之后图9B的半导体衬底部分。图9D示出在用粒子束进行第二照射期间图9C的半导体衬底部分。图9E示出在去除由第二照射非晶化的部分之后图9D的半导体衬底部分。图9F示出在去除在用粒子束进行第三照射期间非晶化的部分之后图9E的半导体衬底部分。图10为根据另一实施例的包括经蚀刻的JTE的半导体二极管的示意垂直截面图。具体实施方式在以下详细说明中，参照附图，所述附图形成本文的一部分并且以图示方式示出本专利技术可以实施的具体实施例。应理解，在不偏离本专利技术的范围的情况下可以利用其它实施例并且可以做出结构或逻辑的改变。例如，对于一个实施例图示或描述的特征可以用于其他实施例或者与其他实施例结合用于产生又一实施例。本专利技术旨在包括这样的修改和变形。示例使用特定语言来描述，这不应该解释为限制所附权利要求的范围。附图并未按比例绘制并且仅用于说明目的。如果未另外声明，则在不同附图中由相同附图标记表示相应元件。术语“具有”、“含有”、“包含”、“包括”等是开放式的，并且术语指示所声明的结构、元件或特征的存在，但并不排除附加的元件或特征。冠词“一”、“一个”和“所述”旨在包括复数以及单数，除非上下文明确另外指示。术语“电连接”描述电连接的元件之间持久的低欧姆连接，例如所涉及的元件之间的直接接触，或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦接”包括：可以在电耦接的元件之间提供适于信号传输的一个或多个介入元件，例如可控以暂时提供第一状态下的低欧姆连接和第二状态下的高欧姆电解耦的元本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：形成从主表面（101a）延伸到晶体碳化硅半导体层（100a）中的沟槽（190）；形成包括掩模开口（401）的掩模（400），所述掩模开口（401）暴露出所述沟槽（190）以及围绕所述沟槽（190）的所述主表面（101a）的缘边段（105）；通过用粒子束（990）照射，非晶化由所述掩模开口（401）暴露出的所述半导体层（100a）的第一部分（181）以及在所述掩模开口（401）的垂直投影以外的且直接邻接于所述第一部分（181）的第二部分（182），其中所述非晶化的第二部分（182）的垂直延伸随着与所述第一部分（181）的距离增大而逐渐减小；以及去除非晶化的第一和第二部分（181、182）。

【技术特征摘要】
2015.10.09 DE 102015117286.01.一种制造半导体器件的方法，所述方法包括：形成从主表面（101a）延伸到晶体碳化硅半导体层（100a）中的沟槽（190）；形成包括掩模开口（401）的掩模（400），所述掩模开口（401）暴露出所述沟槽（190）以及围绕所述沟槽（190）的所述主表面（101a）的缘边段（105）；通过用粒子束（990）照射，非晶化由所述掩模开口（401）暴露出的所述半导体层（100a）的第一部分（181）以及在所述掩模开口（401）的垂直投影以外的且直接邻接于所述第一部分（181）的第二部分（182），其中所述非晶化的第二部分（182）的垂直延伸随着与所述第一部分（181）的距离增大而逐渐减小；以及去除非晶化的第一和第二部分（181、182）。2.根据权利要求1所述的方法，其中：用所述粒子束（990）照射包括暴露于从垂直于所述主表面（101a）的垂直方向以一角度倾斜的倾斜粒子束，在所述角度下，所述掩模（400）遮护所述沟槽（190）的侧壁的下部分。3.根据前述权利要求中的任一项所述的方法，其中：用所述粒子束（990）照射包括暴露于与所述主表面（101a）正交的垂直粒子束。4.根据前述权利要求中的任一项所述的方法，其中：形成所述掩模（400）包括形成第一掩模段（411），所述第一掩模段（411）随着与所述掩模开口（401）的距离减小而逐渐变窄。5.根据前述权利要求中的任一项所述的方法，其中：形成所述掩模（400）包括：形成包括用于形成所述沟槽（190）的前驱掩模开口（439）的前驱掩模（430），以及扩大所述前驱掩模开口（439）以从所述前驱掩模（430）形成暴露出所述沟槽（190）和所述缘边段（105）的所述掩模（400）。6.根据权利要求5所述的方法，其中：形成所述前驱掩模（430）包括在所述主表面（101a）上形成第一掩模层（431a）以及在所述第一掩模层（431a）上形成第二掩模层（432a），其中所述第二掩模层（432a）具有比所述第一掩模层（431a）高的耐蚀刻性。7.根据权利要求6所述的方法，其中：所述第一掩模层（431a）的第一掩模材料以及所述第二掩模层（432a）的第二材料包含相同成分并且所述第一材料比所述第二材料致密。8.根据权利要求5至7中的任一项所述的方法，其中：形成所述掩模（400）包括水平地回撤所述前驱掩模（430）。9.根据前述权利要求中的任一项所述的方法，其中：所述掩模（400）以及所述非晶化的第一和第二部分（181、182）被同时去除。10.根据前述权利要求中的任一项所述的方法，还包括：在所述沟槽（190）中形成沟槽栅极结构（150），其中所述沟槽（190）用栅极电介质（151）做衬里。11.根据前述权利要求中的任一项所述的方法，其中：在用所述粒子束（990）照射之后，第一和第二部分（181、182）是完全非晶体的。12.一种制造半导体器件的方法，所述方法包括：在晶体碳化硅半导体层（100a）上形成掩模（400），其中所述掩模（400）包括掩模开口（401）以及随着与所述掩模开口（401）的距离减小而逐渐变窄的第一掩模段（411）；通过用粒子束（990）照射，非晶化由所述掩模开口（401）暴露出的所述半导体层（100a）的第一部分（181）以及在所述第一掩模段（411）的垂直投影中的且直接邻接于所述第一部分（181）的第二部分（182），其中所述第二部分（182）的垂直延伸随着与所述第一部分（181）的距离增大而逐渐减小；以及去除非晶化的第一和第二部分...

【专利技术属性】
技术研发人员：T艾兴格，W贝格纳，R埃斯特夫，D屈克，D彼得斯，V珀纳里厄，G赖因瓦尔德，R鲁普，G乌内格，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE