显示装置以及栅极驱动电路和驱动单元制造方法及图纸

本发明专利技术公开了一种显示装置以及栅极驱动电路和驱动单元，所述栅极驱动单元包括：信号保持电路，用于在第一时钟信号的高电平期间，根据输入的高电平的触发信号，输出高电平；第一级输出电路，用于在第二时钟信号的高电平期间，根据所述信号保持电路输出端的高电平，输出高电平的第一级驱动信号；第二级输出电路，用于在第三时钟信号的高电平期间，根据第一级输出电路输出端的高电平，输出高电平的第二级驱动信号。本发明专利技术既减少显示装置中所采用的栅极驱动单元的数量，又可简化栅极驱动单元的级联关系，节约级联布线空间，利于显示装置的小型化和低成本。

【技术实现步骤摘要】
显示装置以及栅极驱动电路和驱动单元
本专利技术涉及栅极驱动
，特别是指一种显示装置以及栅极驱动电路和驱动单元。
技术介绍
目前液晶显示装置在生活中得到越来越广泛的应用。为获得高分辨率与窄边框的效果，业界通常在液晶显示装置中采用栅极驱动(GateDriveronArray，简称：GOA)技术。栅极驱动电路是栅极驱动技术的重要部件。栅极驱动电路可包括多个级联的栅极驱动单元(或称移位寄存器)，每个栅极驱动单元可与一根栅线对接向栅线输入信号，从而实现像素的逐行扫描。目前采用的栅极驱动单元，大都是一个触发信号仅触发一个移位寄存信号；也就是说，目前传统的栅极驱动单元仅输出一路栅极驱动信号，仅能实现一行像素的驱动。这样，整个栅极驱动电路使用的栅极驱动单元较多，占用面积较大，不利于显示面板的小型化和低成本。虽然，公开号为CN103474040的专利公开了一种栅极驱动单元，可以通过一个触发信号触发两个移位寄存信号，减少显示装置中所使用的栅极驱动单元个数，但该栅极驱动单元的级联电路布线非常复杂：从图1可以看出，第n个栅极驱动单元(GOA单元)虽然可以输出Output[n]与Output[n+6]两路栅极驱动信号，但该栅极驱动单元还需要由其它GOA单元输出的栅极驱动信号Output[n+8]和Output[n+2]作为输入的复位信号，从而导致级联关系非常复杂，布线复杂占用空间较多，因此，基于该种栅极驱动单元的整个栅极驱动电路由于需要较多的级联布线空间，仍需占用较大面积，不利于显示装置的小型化。
技术实现思路
有鉴于此，本专利技术的目的在于提出一种显示装置以及栅极驱动电路和驱动单元，既减少显示装置中所采用的栅极驱动单元的数量，又简化栅极驱动单元的级联关系，节约级联布线空间，以利于显示装置的小型化和低成本。基于上述目的本专利技术提供一种栅极驱动单元，包括：信号保持电路，用于在其第一时钟信号输入端接收到第一时钟信号的高电平期间，根据其触发信号输入端输入的高电平的触发信号，在其输出端输出高电平；第一级输出电路，其触发信号输入端与所述信号保持电路的输出端相连，用于在其第二时钟信号输入端接收到第二时钟信号的高电平期间，根据所述信号保持电路输出端的高电平，在其输出端输出高电平的第一级驱动信号；第二级输出电路，其触发信号输入端与第一级输出电路的输出端相连，用于在其第三时钟信号输入端接收到第三时钟信号的高电平期间，根据第一级输出电路输出端的高电平，在其输出端输出高电平的第二级驱动信号；其中，第二时钟信号的高电平在第一时钟信号的高电平结束时到达，第三时钟信号的高电平在第二时钟信号的高电平结束时到达。进一步，所述信号保持电路、第一级输出电路、第二级输出电路分别还包括一个复位信号输入端，以及所述信号保持电路、第一级输出电路、第二级输出电路分别还用于在各自复位信号输入端接收到复位信号时，将输出复位为低电平。其中，所述信号保持电路的复位信号输入端具体接入第一复位信号，所述信号保持电路根据第一复位信号进行输出端复位；第一级输出电路的复位信号输入端具体接入所述信号保持电路，并由第一复位信号控制第一级输出电路的输出端复位；第二级输出电路的复位信号输入端接入第二复位信号，所述第二复位信号具体为第一时钟信号。较佳地，所述信号保持电路具体包括：高电平保持子电路和电平拉低子电路；其中，所述高电平保持子电路用于在第一时钟信号的高电平期间，根据输入的高电平的触发信号，在所述信号保持电路的输出端输出高电平；所述电平拉低子电路用于在第一时钟信号的高电平期间，切断所述高电平保持子电路与参考低电压VGL之间的连接；在第一复位信号的高电平到达时，接通所述高电平保持子电路与VGL之间的连接，以将所述信号保持电路输出端的电平复位为低电平；其中，所述第一复位信号在第二时钟信号的高电平结束后到达。较佳地，所述高电平保持子电路具体包括：晶体管T1、T2、T3；其中，T1的漏极连接于所述栅极驱动单元的触发信号输入端，T1与T2的栅极均连接于第一时钟信号输入端，T1的源极与T2的漏极以及T3的漏极相连接，T3的源极连接于第二时钟信号输入端，T3的栅极与T2的源极相连接的Q点作为所述信号保持电路的输出端；所述电平拉低子电路具体用于在第一时钟信号的高电平期间，切断所述Q点与VGL之间的连接；在第二时钟信号的高电平结束后，接通所述Q点与VGL之间的连接，拉低所述Q点的电平。较佳地，所述电平拉低子电路具体包括：晶体管T10、T11、T12、T13；其中，T10的栅极、T11的栅极、T12的源极以及T13的漏极连接于QB点；T10的漏极以及T13的栅极连接于所述Q点；T10的源极与T11的漏极均连接于T3的漏极；T11的源极连接于VGL信号；T12的漏极连接于VGH信号；T12的栅极连接于所述信号保持电路的复位信号输入端。较佳地，所述第一级输出电路具体包括：晶体管T4、T5、T6、T7，以及电容C1、C2；其中，T4的栅极连接于第一级输出电路的触发信号输入端以及所述Q点，T4的漏极连接于第二时钟信号输入端，T4的源极与T5的漏极以及T6的栅极相连接，T5与T7的栅极的连接点作为第一级输出电路的复位信号输入端连接于QB点，T5与T7的源极均连接于VGL信号，T6的漏极连接于VDD，C1跨接于T4的栅极和源极之间，C2跨接于T6的栅极和源极之间，T7的漏极与T6的源极的连接点A点作为第一级输出电路的输出端。较佳地，所述第二级输出电路具体包括：晶体管T8、T9、T14、T15、T16，以及电容C3；其中，T14的栅极连接于T6的栅极，T14的漏极连接于第二级输出电路的触发信号输入端以及所述A点，T14的源极与T15以及T16的漏极相连，T15的源极连接于T8的栅极，T8的漏极连接于VDD，T9与T16的源极均连接于VGL信号，T9与T16的栅极的连接点作为第二级输出电路的复位信号输入端连接于第一时钟信号输入端，T15的栅极连接于第三时钟信号输入端，C3跨接于T8的栅极与源极之间，T8的源极与T9的漏极的连接点B点作为第二级输出电路的输出端。本专利技术还提供一种栅极驱动电路，包括：至少两个级联的上述栅极驱动单元；其中，上一级栅极驱动单元输出的第二级驱动信号，作为下一级栅极驱动单元输入的触发信号。本专利技术还提供一种显示装置，包括：上述的栅极驱动电路。本专利技术实施例的技术方案中，设置于第一级输出电路前的信号保持电路可以在第一时钟信号的高电平期间根据触发信号输出高电平的驱动信号，并保持该驱动信号至第二时钟信号的高电平期间输入到第一级输出电路；而级联的两级输出电路中，第一、二级输出电路，分别在第二、三时钟信号的高电平期间输出高电平的驱动信号，从而实现一个触发信号，触发两级栅极驱动信号；从而，在驱动相同行的像素的情况下，显示装置和栅极驱动电路中栅极驱动单元的使用个数。同时由于触发信号与第一级输出电路输出的驱动信号在时序上相差一个时钟信号，而级联的两级输出电路所输出的两路驱动信号在时序上相差一个时钟信号，因此，使得本专利技术的栅极驱动单元可以在级联情况下，将第二级输出电路输出的驱动信号作为级联的下一级栅极驱动单元的触发信号，级联关系非常简单，级联的栅极驱动单元之间的布线也很简单，可以节省栅极驱动电路板上的布线空间，进一步利于显示本文档来自技高网...

【技术保护点】
一种栅极驱动单元，其特征在于，包括：信号保持电路，用于在其第一时钟信号输入端接收到第一时钟信号的高电平期间，根据其触发信号输入端输入的高电平的触发信号，在其输出端输出高电平；第一级输出电路，其触发信号输入端与所述信号保持电路的输出端相连，用于在其第二时钟信号输入端接收到第二时钟信号的高电平期间，根据所述信号保持电路输出端的高电平，在其输出端输出高电平的第一级驱动信号；第二级输出电路，其触发信号输入端与第一级输出电路的输出端相连，用于在其第三时钟信号输入端接收到第三时钟信号的高电平期间，根据第一级输出电路输出端的高电平，在其输出端输出高电平的第二级驱动信号；其中，第二时钟信号的高电平在第一时钟信号的高电平结束时到达，第三时钟信号的高电平在第二时钟信号的高电平结束时到达。

【技术特征摘要】
1.一种栅极驱动单元，其特征在于，包括：信号保持电路，用于在其第一时钟信号输入端接收到第一时钟信号的高电平期间，根据其触发信号输入端输入的高电平的触发信号，在其输出端输出高电平；第一级输出电路，其触发信号输入端与所述信号保持电路的输出端相连，用于在其第二时钟信号输入端接收到第二时钟信号的高电平期间，根据所述信号保持电路输出端的高电平，在其输出端输出高电平的第一级驱动信号；第二级输出电路，其触发信号输入端与第一级输出电路的输出端相连，用于在其第三时钟信号输入端接收到第三时钟信号的高电平期间，根据第一级输出电路输出端的高电平，在其输出端输出高电平的第二级驱动信号；其中，第二时钟信号的高电平在第一时钟信号的高电平结束时到达，第三时钟信号的高电平在第二时钟信号的高电平结束时到达。2.根据权利要求1所述的栅极驱动单元，其特征在于，所述信号保持电路、第一级输出电路、第二级输出电路分别还包括一个复位信号输入端，以及所述信号保持电路、第一级输出电路、第二级输出电路分别还用于在各自复位信号输入端接收到复位信号时，将输出复位为低电平。3.根据权利要求2所述的栅极驱动单元，其特征在于，所述信号保持电路的复位信号输入端具体接入第一复位信号，所述信号保持电路根据第一复位信号进行输出端复位；第一级输出电路的复位信号输入端具体接入所述信号保持电路，并由第一复位信号控制第一级输出电路的输出端复位；第二级输出电路的复位信号输入端接入第二复位信号，所述第二复位信号具体为第一时钟信号。4.根据权利要求3所述的栅极驱动单元，其特征在于，所述信号保持电路具体包括：高电平保持子电路和电平拉低子电路；其中，所述高电平保持子电路用于在第一时钟信号的高电平期间，根据输入的高电平的触发信号，在所述信号保持电路的输出端输出高电平；所述电平拉低子电路用于在第一时钟信号的高电平期间，切断所述高电平保持子电路与参考低电压VGL之间的连接；在第一复位信号的高电平到达时，接通所述高电平保持子电路与VGL之间的连接，以将所述信号保持电路输出端的电平复位为低电平；其中，所述第一复位信号在第二时钟信号的高电平结束后到达。5.根据权利要求4所述的栅极驱动单元，其特征在于，所述高电平保持子电路具体包括：晶体管T1、T2、T3；其中，T1的漏极连接于所述栅极驱动单元的触发信号输入端，T1与T2的栅极均连接于第一时钟信号输入端，T1的源极与T2的漏极以及T3的漏极相连接，T3的源极连接于第二时钟信号输入端，T3的栅极与T2的源极相连接的Q点作为所述信号保持电路的输出端；所述电平拉低子电路具体用于在第一时钟信号的高电平期间，切断所述Q点与VGL之...

【专利技术属性】
技术研发人员：李蒙，李永谦，徐攀，蔡振飞，袁志东，袁粲，冯雪欢，鲍文超，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11