信号处理电路、显示装置及其控制方法制造方法及图纸

本发明专利技术公开了一种信号处理电路，包括：触发器，所述触发器的输入端与信号输入端连接，触发端与时钟信号连接；逻辑与门，所述逻辑与门的输入端分别与所述输入信号以及所述触发器的输出端连接，输出端与信号输出端连接，其中，所述信号处理电路对信号输入端的输入信号进行降噪处理。本发明专利技术还提供了一种显示装置及其控制方法，在源极驱动器的级联信号异常传输时可对该级联信号进行修复，避免异常时源极驱动器出现误操作导致的画面异常，提高驱动芯片的信赖性以及减少布线。

【技术实现步骤摘要】
信号处理电路、显示装置及其控制方法
本专利技术属于显示器领域，更具体地，涉及一种信号处理电路、显示装置及其控制方法。
技术介绍
近来，诸如液晶显示装置这样的平面显示装置在尺寸已经被增加。大型平面显示装置通过使用被称为源极驱动器的IC(集成电路)驱动信号线。能够通过各个源极驱动器驱动的信号线的数目具有限制。被放大并且被高度地精细化的平面显示装置具有多个源极驱动器，多个源极驱动器具有如图1中所示的级联连接构造。平面显示装置顺序地操作多个源极驱动器，并且驱动用于一条水平线的所有的信号线。如图1中所示，现有技术的平面显示装置1包括控制器10、源极驱动器IC1至IC4、以及显示器20。控制器10将时钟信号CLK、加载信号LOAD、以及数据信号DDO至DD5发送到源极驱动器中的每一个。时钟信号CLK是生成源极驱动器IC1至IC4的操作时钟的信号。数据信号DD0至DD5是像素数据。源极驱动器IC1至IC4中的每一个将与数据信号DD0至DD5相对应的像素驱动信号输出到显示器12。加载信号LOAD是将数据信号DD0至DD5放入源极驱动器IC1至IC4的每一个的选通信号。在每一水平时段从控制器10将此加载信号LOAD输出到源极驱动器IC1至IC4。在图1的示例中，为了附图的简化，源极驱动器的数目被限制为四。然而，可以进一步使用大量的源极驱动器。然而，当级联结构的源极驱动器IC1至IC4周围的电源、地或者有波动的信号干扰到级联信号时，级联信号可能会产生噪声，进而可能引起源极驱动器IC的误操作，出现画面异常。
技术实现思路
本专利技术的目的在于提供一种信号处理电路、显示装置及其控制方法。根据本专利技术的一方面，提供一种信号处理电路，包括：触发器，所述触发器的输入端与信号输入端连接，触发端与时钟信号连接；逻辑与门，所述逻辑与门的输入端分别与所述输入信号以及所述触发器的输出端连接，输出端与信号输出端连接，其中，所述信号处理电路对信号输入端的输入信号进行降噪处理。优选地，所述时钟信号与所述信号输入端的输入信号同步设置。优选地，当所述信号输入端的输入信号正常传输时，所述触发器的输出端输出高电平。优选地，当所述信号输入端的输入信号异常传输时，所述触发器的输出端输出低电平。根据本专利技术的另一方面，提供一种显示装置，包括控制器、多个源极驱动器以及显示器，其中，所述控制器将时钟信号、加载信号以及数据信号发送至多个源极驱动器中的每一个；每个所述源极驱动器将与所述数据信号相对应的像素驱动信号输出给显示器；所述显示装置还包括：信号处理电路，与所述源极驱动器的级联信号连接，用于对每个所述源极驱动器的级联信号进行降噪处理。优选地，所述信号处理电路包括：触发器，所述触发器的输入端与信号输入端连接，触发端与时钟信号连接；逻辑与门，所述逻辑与门的输入端分别与所述输入信号以及所述触发器的输出端连接，输出端与信号输出端连接，其中，所述信号输入端的输入信号为所述源极驱动器的级联信号。优选地，所述时钟信号与所述信号输入端的输入信号同步设置。优选地，当所述信号输入端的输入信号正常传输时，所述触发器的输出端输出高电平。优选地，当所述信号输入端的输入信号异常传输时，所述触发器的输出端输出低电平。优选地，所述信号处理电路位于所述源极驱动器的外部，连接在所述源极驱动器的级联信号和所述源极驱动器之间。本专利技术还提供了一种上述显示装置的控制方法，包括：将时钟信号、加载信号以及数据信号发送至多个源极驱动器中的每一个；对每个所述源极驱动器的级联信号进行降噪处理；将与所述数据信号相对应的像素驱动信号输出给显示器。本专利技术提供的信号处理电路、显示装置及其控制方法，在源极驱动器的级联信号异常传输时可对该级联信号进行修复，避免异常时源极驱动器出现误操作导致的画面异常，提高驱动芯片的信赖性以及减少布线。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1示出了现有技术的显示装置的结构示意图；图2示出了根据本专利技术实施例的信号处理电路的电路原理图；图3示出了根据本专利技术实施例的信号处理电路的信号输入端以及信号输出端的信号以及时钟信号的波形图；图4示出了根据本专利技术实施例的显示装置的电路原理图；图5示出了根据本专利技术实施例的显示装置的控制方法的流程图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。本专利技术可以各种形式呈现，以下将描述其中一些示例。图2示出了根据本专利技术实施例的信号处理电路的电路原理图。如图1所示，所述信号处理电路30包括触发器301和逻辑与门302。其中，所述触发器301包括输入端D、触发端C以及输出端Q。在本实施例中，所述触发器为同步触发器，所述触发器301的输入端D与信号输入端IN连接，触发端C与时钟信号CLK连接。其中，所述时钟信号CLK与信号输入端IN的输入信号Vin为同步信号。如输入信号Vin为方形脉冲波，则所述时钟信号CLK为与所述输入信号Vin完全相同的方形脉冲波。逻辑与门302包括输入端1、输入端2和输出端3。在本实施例中，所述逻辑与门的输入端1与所述输入信号Vin连接。所述逻辑与门的输入端2与所述触发器301的输出端Q连接，所述逻辑与门的输出端3与信号输出端OUT连接。具体地，如图3所示，信号输入端IN的输入信号Vin为一方形脉冲波，则设置的时钟信号为与所述输入信号Vin完全相同的方形脉冲波。由于触发器301为同步触发器，当时钟信号为高电平时，触发器301的输出端由输入信号Vin控制；当时钟信号为低电平时，触发器301的输出端的状态始终保持低电平。当信号输入端IN的输入信号Vin正常传输时，时钟信号为高电平时，同时输入信号Vin也为高电平，则触发器301的输出端Q与输入信号Vin一致，也为高电平，进而逻辑与门302的输入端1和输入端2均为高电平，输出端3为高电平；时钟信号为低电平时，同时输入信号Vin也为低电平，则触发器301的输出端Q的状态始终保持低电平，进而逻辑与门302的输入端1和输入端2均为低电平，输出端3为低电平。因此，信号输出端OUT的输出信号Vout与输入信号Vin一致。当信号输入端IN的输入信号Vin异常传输时，时钟信号为低电平时，而输入信号Vin为高电平，则触发器301的输出端Q的状态始终保持低电平，进而逻辑与门302的输入端1为高电平、输入端2为低电平，则逻辑与门302的输出端3为低电平。因此，信号输出端OUT的输出信号Vout与原来的输入信号Vin一致，使输入信号Vin恢复正常。本专利技术提供的信号处理电路，在源极驱动器的级联信号异常传输时可对该级联信号进行修复，避免异常时源极驱动器出现误操作导致的画面异常，提高驱动芯片的信赖性以及减少布线。图4示出了根据本专利技术实施例提供的显示装置的结构示意图。如图4所示，所述显示装置包括控制器10、多个源极驱动器IC1～IC4以及显示器20。其中，控制器10将时钟信号CLK、加载信号LOAD、以及数据信号DDO至DD5发送到源极驱动器中的每一个。时钟信号CLK是生成源极驱动器IC1至IC4的操作时钟的信号。数据信号DD0至DD5是像素数据。源极驱动器IC1至IC本文档来自技高网...

【技术保护点】
一种信号处理电路，其特征在于，包括：触发器，所述触发器的输入端与信号输入端连接，触发端与时钟信号连接；逻辑与门，所述逻辑与门的输入端分别与所述输入信号以及所述触发器的输出端连接，输出端与信号输出端连接；其中，所述信号处理电路对信号输入端的输入信号进行降噪处理。

【技术特征摘要】
1.一种信号处理电路，其特征在于，包括：触发器，所述触发器的输入端与信号输入端连接，触发端与时钟信号连接；逻辑与门，所述逻辑与门的输入端分别与所述输入信号以及所述触发器的输出端连接，输出端与信号输出端连接；其中，所述信号处理电路对信号输入端的输入信号进行降噪处理。2.根据权利要求1所述的信号处理电路，其特征在于，所述时钟信号与所述信号输入端的输入信号同步设置。3.根据权利要求2所述的信号处理电路，其特征在于，当所述信号输入端的输入信号正常传输时，所述触发器的输出端输出高电平。4.根据权利要求2所述的信号处理电路，其特征在于，当所述信号输入端的输入信号异常传输时，所述触发器的输出端输出低电平。5.一种显示装置，包括控制器、多个源极驱动器以及显示器，其特征在于，所述控制器将时钟信号、加载信号以及数据信号发送至多个源极驱动器中的每一个；每个所述源极驱动器将与所述数据信号相对应的像素驱动信号输出给显示器；所述显示装置还包括：信号处理电路，与所述源极驱动器的级联信号连接，用于对每个所述源极驱动器的级联信号进行降噪处理；所述信号处理电路包括：...

【专利技术属性】
技术研发人员：张新城，常琳，袁婷，田坤，朱俊锋，
申请(专利权)人：昆山龙腾光电有限公司，
类型：发明
国别省市：江苏,32