本发明专利技术公开了一种用于多个U盘连接的处理装置，包括主机，还包括多个与主机并联的U盘处理单元，U盘处理单元包括：通讯模块，用于和主机通讯；数据处理模块，用于接收数据，并将数据进行处理，得到处理数据；选址模块，用于设置硬件地址；驱动模块，用于驱动下述执行模块；执行模块，用于接收所述处理数据，接口模块，用于U盘的连接。本发明专利技术有益效果：通过选址模块设定硬件地址，税务开票有成百上千甚至更多的税务用户，每次更换税务用户寻找和插拔对应税务用户U盘工作量非常大，使用本发明专利技术实现多个U盘同时处理，降低多次插拔U盘产生故障的可能性，可以极大地非常有效地提高对于税务用户的开票效率和降低开票工作者的工作量。
【技术实现步骤摘要】
一种用于多个U盘连接的处理装置
本专利技术涉及多个U盘连接领域，具体涉及一种用于多个U盘连接的处理装置。
技术介绍
目前，在税务开票的时候，不同的开票和付款需求需要使用到不同类型的U盘，比如网银盾等，在开票时，需要连接不同的U盘，现有的开票系统，只能采用单独的U盘进行开票操作，当需要开不同发票时，需要将U盘拔下，换另外的U盘，当更换税务用户时需要同时更换该用户对应的U盘，税务开票有成百上千甚至更多的税务用户，每次更换税务用户寻找和插拔对应税务用户U盘工作量非常大，这样不仅开票效率低下，工作量大，而且U盘经过多次插拔会产生故障。
技术实现思路
为了克服上述现有技术的不足，本专利技术提供了一种用于多个U盘连接的处理装置。为达到上述目的，本专利技术解决其技术问题所采用的技术方案是：一种用于多个U盘连接的处理装置，包括主机，其特征在于，还包括多个与所述主机并联的U盘处理单元，所述U盘处理单元包括：通讯模块，所述通讯模块与主机电连接，用于和主机通讯；数据处理模块，所述数据处理模块与所述通讯模块电连接，用于接收数据，并将数据进行处理，得到处理数据；选址模块，所述选址模块与所述数据处理模块电连接，用于设置硬件地址；驱动模块，所述驱动模块与所述数据处理模块电连接，用于驱动下述执行模块；执行模块，所述执行模块与所述驱动模块电连接，用于接收所述处理数据；接口模块，所述接口模块与所述执行模块电连接，用于U盘的连接。进一步地，还包括电源模块，所述电源模块用于对所述通讯模块、数据处理模块、驱动模块、执行模块和接口模块供电。进一步地，所述选址模块设定唯一的硬件地址供主机寻址。进一步地，所述数据处理模块采用R5F21248SNFP芯片U6，U6的8号引脚连接稳压电路，稳压电路采用HT7039稳压管Q1，Q1的3号引脚与地相连，Q1的2号引脚与两个相互并联的二极管的正极相连，两个相互并联的二极管的负极与+5V相连，电阻R98的一端与Q1的2号引脚相连，电阻R98的另一端与+5V相连，电容C45的一端与Q1的1号引脚相连，电容C45的另一端与地相连，电阻R99的一端与Q1的1号引脚相连，电阻R99的另一端与+5V相连，连接件JP2的1号引脚与+5V相连，JP2的2号引脚与U6的5号引脚相连，JP2的3号引脚与U6的8号引脚相连，JP2的4号引脚与地相连，电阻R100的一端与U6的5号引脚相连，电阻R100的另一端与+5V相连，电容C39的一端与+5V相连，电容C39的另一端与地相连，U6的12号引脚与+5V相连，U6的10号引脚与地相连，晶振X1的1号引脚与U6的11号引脚相连，X1的2号引脚与电阻R97串联后与U6的9号引脚相连，电容C43的一端与X1的1号引脚相连，电容C43的另一端与地相连，电容C44的一端与X1的2号引脚相连，电容C44的另一端与地相连。进一步地，选址模块SW1的5号引脚、6号引脚、7号引脚、8号引脚与地相连，SW1的1号引脚与U6的20号引脚相连，SW1的2号引脚与U6的19号引脚相连，SW1的3号引脚与U6的18号引脚相连，SW1的4号引脚与U6的17号引脚相连。进一步地，所述通讯模块采用MAX1487芯片IC1，IC1的1号引脚与U6的23号引脚相连，IC1的2号引脚与U6的22号引脚相连，IC1的3号引脚与U6的22号引脚相连，IC1的4号引脚与U6的24号引脚相连，IC1的5号引脚与地相连，IC1的8号引脚与+5V相连，电阻R101的一端与IC1的7号引脚相连，电阻R101的另一端与IC1的6号引脚相连，二极管D36的正极与IC1的6号引脚相连，二极管D36的负极与IC1的7号引脚相连，电容C34的一端与IC1的8号引脚相连，电容C34的另一端与地相连，连接件JP1的2号引脚与IC1的7号引脚相连，JP1的3号引脚与IC1的6号引脚相连，JP1的5号引脚与地相连。进一步地，所述电源模块采用CJ7805稳压管Q2，Q2的2号引脚与地相连，Q2的3号引脚与+5V相连，连接件JP4的1号引脚与连接件JP3的1号引脚相连，JP4的2号引脚与JP3的2号引脚和3号引脚相连，JP4的3号引脚与熔断器F33串联后与Q2的1号引脚相连，JP4的4号引脚与Q2的2号引脚相连，二极管D37的正极与Q2的2号引脚相连，二极管D37的负极与Q2的1号引脚相连，二极管D38的正极与Q2的2号引脚相连，二极管D38的负极与Q2的1号引脚相连，电容C46的一端与Q2的1号引脚相连电容，C46的另一端与Q2的2号引脚相连，电容C40的一端与Q2的1号引脚相连电容，C40的另一端与Q2的2号引脚相连，电容C47的一端与Q2的3号引脚相连电容，C47的另一端与Q2的2号引脚相连，电容C41的一端与Q2的3号引脚相连电容，C41的另一端与Q2的2号引脚相连。采用上述技术方案的有益效果是：通过选址模块设定硬件地址，可以有效地提高对于税务用户的开票效率，可以实现多个U盘同时处理，降低多次插拔U盘产生故障的可能性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术的结构示意图。图2是本专利技术的数据处理模块的结构示意图。图3是本专利技术的寻址模块的结构示意图。图4是本专利技术的通讯模块的结构示意图。图5是本专利技术的电源模块的结构示意图。具体实施方式下面结合具体实施例，对本专利技术的内容做进一步的详细说明：为了达到本专利技术的目的，如图所示，在本专利技术的一种实施方式为：一种用于多个U盘连接的处理装置，包括主机，其特征在于，还包括多个与所述主机并联的U盘处理单元，所述U盘处理单元包括：通讯模块，所述通讯模块与主机电连接，用于和主机通讯；数据处理模块，所述数据处理模块与所述通讯模块电连接，用于接收数据，并将数据进行处理，得到处理数据；选址模块，所述选址模块与所述数据处理模块电连接，用于设置硬件地址；驱动模块，所述驱动模块与所述数据处理模块电连接，用于驱动下述执行模块；执行模块，所述执行模块与所述驱动模块电连接，用于接收所述处理数据；接口模块，所述接口模块与所述执行模块电连接，用于U盘的连接，还包括电源模块，所述电源模块用于对所述通讯模块、数据处理模块、驱动模块、执行模块和接口模块供电，所述数据处理模块采用R5F21248SNFP芯片U6，U6的8号引脚连接稳压电路，稳压电路采用HT7039稳压管Q1，Q1的3号引脚与地相连，Q1的2号引脚与两个相互并联的二极管的正极相连，两个相互并联的二极管的负极与+5V相连，电阻R98的一端与Q1的2号引脚相连，电阻R98的另一端与+5V相连，电容C45的一端与Q1的1号引脚相连，电容C45的另一端与地相连，电阻R99的一端与Q1的1号引脚相连，电阻R99的另一端与+5V相连，连接件JP2的1号引脚与+5V相连，JP2的2号引脚与U6的5号引脚相连，JP2的3号引脚与U6的8号引脚相连，JP2的4号引脚与地相连，电阻R100的一端与U6的5号引脚相连，电阻R100的另一端与+5V相连，电容C39的一端与+5V相连，电容本文档来自技高网...
【技术保护点】
一种用于多个U盘连接的处理装置，包括主机，其特征在于，还包括多个与所述主机并联的U盘处理单元，所述U盘处理单元包括：通讯模块，所述通讯模块与主机电连接，用于和主机通讯；数据处理模块，所述数据处理模块与所述通讯模块电连接，用于接收数据，并将数据进行处理，得到处理数据；选址模块，所述选址模块与所述数据处理模块电连接，用于设置硬件地址；驱动模块，所述驱动模块与所述数据处理模块电连接，用于驱动下述执行模块；执行模块，所述执行模块与所述驱动模块电连接，用于接收所述处理数据；接口模块，所述接口模块与所述执行模块电连接，用于U盘的连接。
【技术特征摘要】
1.一种用于多个U盘连接的处理装置，包括主机，其特征在于，还包括多个与所述主机并联的U盘处理单元，所述U盘处理单元包括：通讯模块，所述通讯模块与主机电连接，用于和主机通讯；数据处理模块，所述数据处理模块与所述通讯模块电连接，用于接收数据，并将数据进行处理，得到处理数据；选址模块，所述选址模块与所述数据处理模块电连接，用于设置硬件地址；驱动模块，所述驱动模块与所述数据处理模块电连接，用于驱动下述执行模块；执行模块，所述执行模块与所述驱动模块电连接，用于接收所述处理数据；接口模块，所述接口模块与所述执行模块电连接，用于U盘的连接。2.根据权利要求1所述的一种用于多个U盘连接的处理装置，其特征在于，还包括电源模块，所述电源模块用于对所述通讯模块、数据处理模块、驱动模块、执行模块和接口模块供电。3.根据权利要求2所述的一种用于多个U盘连接的处理装置，其特征在于，所述选址模块设定唯一的硬件地址供主机寻址。4.根据权利要求3所述的一种用于多个U盘连接的处理装置，其特征在于，所述数据处理模块采用R5F21248SNFP芯片U6，U6的8号引脚连接稳压电路，稳压电路采用HT7039稳压管Q1，Q1的3号引脚与地相连，Q1的2号引脚与两个相互并联的二极管的正极相连，两个相互并联的二极管的负极与+5V相连，电阻R98的一端与Q1的2号引脚相连，电阻R98的另一端与+5V相连，电容C45的一端与Q1的1号引脚相连，电容C45的另一端与地相连，电阻R99的一端与Q1的1号引脚相连，电阻R99的另一端与+5V相连，连接件JP2的1号引脚与+5V相连，JP2的2号引脚与U6的5号引脚相连，JP2的3号引脚与U6的8号引脚相连，JP2的4号引脚与地相连，电阻R100的一端与U6的5号引脚相连，电阻R100的另一端与+5V相连，电容C39的一端与+5V相连，电容C39的另一端与地相连，U6的12号引脚与+5V相连，U6的10号引脚与地相连，晶振X1的1号引脚与U6的11号引脚相连，X1的2号引脚与电阻R97串联后与U6的9号引脚相连，电容C43的一端与X1的1号引脚相连，电容C43的另一端与地相连，电容C44的一端与X1的2号引脚...
【专利技术属性】
技术研发人员：贾炳，
申请(专利权)人：金华盛纸业苏州工业园区有限公司，
类型：发明
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。