一种触摸屏走线结构及其制备方法技术

本发明专利技术公开了一种触摸屏走线结构及其制备方法，包括在第二阻抗走线层设置与第一阻抗走线层的多个金属迹线相对应的多个阻抗补偿迹线，所述每个阻抗补偿迹线的两端分别与相对应地金属迹线的两端相连。从而，本发明专利技术所述的触摸屏走线结构及其制备方法能够解决metal mesh触摸屏走线阻抗降低幅度非常有限的问题。

【技术实现步骤摘要】
一种触摸屏走线结构及其制备方法
本专利技术涉及显示
，特别是指一种触摸屏走线结构及其制备方法。
技术介绍
目前，metalmesh触摸屏相比于传统N型氧化物半导体-氧化铟锡(ITO)材质OGS触摸屏具有低的电阻，特别是在大尺寸触摸屏方面，可以有效降低RC电路的延时时间，以及防止静电释放(ESD)。对于大尺寸metalmesh触摸屏由于Rx与Tx通道数的增加，屏幕尺寸会变大，各通道走线长度呈现逐渐增加，阻抗最大通道和阻抗最低通道差异过大，导致阻抗均一性降低，影响触控数据均一性与触控体验。而在现有技术中降低走线较长通道阻抗方法为局部走线加宽设计，但是受到走线空间限制，该种方法阻抗降低幅度非常有限。
技术实现思路
有鉴于此，本专利技术的目的在于提出一种触摸屏走线结构及其制备方法，通过对metalmesh触摸屏采用立体走线与并联结构，从而解决metalmesh触摸屏走线阻抗降低幅度非常有限的问题。基于上述目的本专利技术提供的触摸屏走线结构，包括：在第二阻抗走线层设置与第一阻抗走线层的多个金属迹线相对应的多个阻抗补偿迹线，所述每个阻抗补偿迹线的两端分别与对应的金属迹线的两端相连。在本专利技术的一些实施例中，所述阻抗补偿迹线的一端通过结合区与对应的金属迹线的一端连接，所述阻抗补偿迹线的另一端通过连接块与对应的金属迹线的另一端连接。在本专利技术的一些实施例中，如果所述第一阻抗走线层设置为与Tx功能层同层，那么第二阻抗走线层设置在Tx功能层下方的绝缘层中；或如果所述第一阻抗走线层设置在绝缘层中，则第二阻抗走线层设置为与Tx功能层同层。在本专利技术的一些实施例中，所述绝缘层包括Rx功能层和第一阻抗走线层或第二阻抗走线层，且第一阻抗走线层或第二阻抗走线层设置在Rx功能层的上方。在本专利技术的一些实施例中，所述阻抗补偿迹线与对应的所述金属迹线呈上下并列设置。在本专利技术的一些实施例中，还包括：在第二阻抗走线层设置与第一阻抗走线层阻抗值大于预设阻抗阈值的金属迹线相对应的阻抗补偿迹线。在本专利技术的一些实施例中，所述阻抗补偿迹线的阻抗值R2与所述金属迹线的阻抗值R1的关系为：其中R为需要下降到的目标阻抗值。另外，本专利技术还提出了一种触摸屏走线制备方法，用于上述触摸屏形成所述的第一阻抗走线层和所述的第二阻抗走线层，包括步骤：设置Rx功能层和第一阻抗走线层或第二阻抗走线层，形成包括第一阻抗走线层或第二阻抗走线层和Rx功能层的绝缘层；在所述绝缘层上方设置所述第一阻抗走线层或第二阻抗走线层对应的第二阻抗走线层或第一阻抗走线层，以及Tx功能层。在本专利技术的一些实施例中，第一阻抗走线层或第二阻抗走线层对应的第二阻抗走线层或第一阻抗走线层和Tx功能层设置为同层。在本专利技术的一些实施例中，在所述Rx功能层上方设置第一阻抗走线层或第二阻抗走线层。从上面所述可以看出，本专利技术提供的一种触摸屏走线结构及其制备方法，通过在第二阻抗走线层设置与第一阻抗走线层的金属迹线相对应的阻抗补偿迹线，所述阻抗补偿迹线的两端分别与对应的金属迹线的两端相连。从而，本专利技术所述的触摸屏走线结构及其制备方法能够大幅降低触摸屏走线的阻抗，实现整体走线通道阻抗差异变小，均一性得到提升。附图说明图1为本专利技术一种实施例中触摸屏走线结构的结构示意图；图2为本专利技术一种实施例中阻抗补偿迹线的结构示意图；图3为本专利技术一种可参考实施例中触摸屏走线的sensor结构示意图；图4为本专利技术一种实施例中触摸屏走线制备方法的流程示意图；图5为本专利技术一种可参考实施例中触摸屏走线制备方法的流程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定，后续实施例对此不再一一说明。参阅图1所示，为本专利技术一种实施例中触摸屏走线结构的结构示意图。其中，所述的触摸屏走线结构包括金属迹线101以及阻抗补偿迹线102，所述的金属迹线101设置在第一阻抗走线层中，所述的阻抗补偿迹线102设置在第二阻抗走线层中。并且，在第二阻抗走线层设置与第一阻抗走线层的金属迹线101相对应的阻抗补偿迹线102。同时，阻抗补偿迹线102的两端分别与相对应地金属迹线101的两端相连。因此，所述的触摸屏走线结构中设置了上下并列的第一阻抗走线层和第二阻抗走线层，而第一阻抗走线层的金属迹线101与第二阻抗走线层的阻抗补偿迹线102具有对应关系，同时相对应地金属迹线101两端和阻抗补偿迹线102两端连接。从而，形成了双层走线且并联的结构，第二阻抗走线层的阻抗补偿迹线102可以将对应的第一阻抗走线层的金属迹线101的阻抗值降低，实现走线阻抗均一。作为本专利技术一个较佳地实施例，阻抗补偿迹线102的一自由端通过结合区与对应的金属迹线101的一自由端连接，阻抗补偿迹线102的另一自由端通过连接块与对应的金属迹线101的另一自由端连接。例如：如图1中所示，金属迹线101与阻抗补偿迹线102呈上下并列设置，阻抗补偿迹线102的一自由端通过连接块c-pad与对应的金属迹线101的一自由端连接，阻抗补偿迹线102的另一自由端通过结合区bondingpad与对应的金属迹线101的另一自由端连接。在本专利技术的实施例中还给出了一个单独阻抗补偿迹线102的结构示意图，如图2所示，可以看到该阻抗补偿迹线102一个自由端连接在连接块c-pad。另外，作为本专利技术的一个可参考的实施例，所述的第一阻抗走线层或所述的第二阻抗走线层设置在绝缘层中，所述的第二阻抗走线层或所述的第一阻抗走线层设置在该绝缘层外。也就是说，如果第一阻抗走线层设置在绝缘层中，那么第二阻抗走线层设置在该绝缘层外。或者，如果第二阻抗走线层设置在绝缘层中，那么第一阻抗走线层设置在该绝缘层外。从而，可以使第一阻抗走线层的金属迹线101与第二阻抗走线层的阻抗补偿迹线102互不干扰，且阻抗补偿迹线102能够更好的降低相对应地金属迹线101的阻抗值。如图1和3中所示，都是将第二阻抗走线层的阻抗补偿迹线102设置在绝缘层OC1中，而将第一阻抗走线层的金属迹线101设置在绝缘层OC1外。进一步地，参阅图3所示，设置在绝缘层OC1外的第一阻抗走线层或第二阻抗走线层可以与Tx功能层同层。具体来说，如果所述第一阻抗走线层设置为与Tx功能层同层，那么第二阻抗走线层设置在绝缘层OC1中。或者如果所述第一阻抗走线层设置在绝缘层OC1中，则第二阻抗走线层设置为与Tx功能层同层。在图3所示的实施例中，是将第一阻抗走线层设置为与Tx功能层同层，而第二阻抗走线层设置在绝缘层OC1中。在优选地实施例中，所述绝缘层OC1可以包括Rx功能层和第一阻抗走线层或第二阻抗走线层，并且第一阻抗走线层或第二阻抗走线层设置在Rx功能层的上方。例如，在图3中就是将第二阻抗走线层设置在绝缘层OC1中且在Rx功能层的上方。上面所述的实施方式，主要是为了能够更好地实现第二阻抗走线层的阻抗补偿迹线102对相对应地第一阻抗走线层的金属迹线101进行降阻抗，效果更明显。更进一步地，在绝缘层OC1上方设置的是保护层OC2，保护层OC2包括Tx功能层和第一阻抗走线层或第二本文档来自技高网...

【技术保护点】
一种触摸屏走线结构，其特征在于，包括：在第二阻抗走线层设置与第一阻抗走线层的多个金属迹线相对应的多个阻抗补偿迹线，所述每个阻抗补偿迹线的两端分别与对应的金属迹线的两端相连。

【技术特征摘要】
1.一种触摸屏走线结构，其特征在于，包括：在第二阻抗走线层设置与第一阻抗走线层的多个金属迹线相对应的多个阻抗补偿迹线，所述每个阻抗补偿迹线的两端分别与对应的金属迹线的两端相连。2.根据权利要求1所述的触摸屏走线结构，其特征在于，所述阻抗补偿迹线的一端通过结合区与对应的金属迹线的一端连接，所述阻抗补偿迹线的另一端通过连接块与对应的金属迹线的另一端连接。3.根据权利要求1所述的触摸屏走线结构，其特征在于，如果所述第一阻抗走线层设置为与Tx功能层同层，那么第二阻抗走线层设置在Tx功能层下方的绝缘层中；或如果所述第一阻抗走线层设置在绝缘层中，则第二阻抗走线层设置为与Tx功能层同层。4.根据权利要求1-3任一项所述的触摸屏走线结构，其特征在于，所述绝缘层包括Rx功能层和第一阻抗走线层或第二阻抗走线层，且第一阻抗走线层或第二阻抗走线层设置在Rx功能层的上方。5.根据权利要求4所述的触摸屏走线结构，其特征在于，所述阻抗补偿迹线与对应的所述金属迹线呈上下并列设置。6.根据权利要求1所述...

【专利技术属性】
技术研发人员：徐佳伟，李必生，张志，张雷，郭总杰，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34