一种液晶像素电路及液晶显示装置制造方法及图纸

本发明专利技术提供一种液晶像素电路及液晶显示装置，该液晶像素电路包括多个像素，每个像素包括：第一像素区、第二像素区以及电容耦合模块；第一像素区与第二像素区同时电性连接至一扫描线与一数据线；电容耦合模块与另一扫描线连接，其中，当扫描线开启时，第一像素区与第二像素区充电至第一电位值；当另一扫描线开启时，第一像素区充电至第二电位值，第二像素区充电至第三电位值，其中，第一电位值小于第二电位值以及第三电位值。本发明专利技术的液晶像素电路及液晶显示装置在改善大视角色偏问题的同时不会降低液晶显示装置的整体亮度，提高了穿透率。

【技术实现步骤摘要】
一种液晶像素电路及液晶显示装置
本专利技术涉及液晶显示领域，尤其涉及一种液晶像素电路及液晶显示装置。
技术介绍
随着技术的发展，人们对液晶显示装置的要求越来越高，而现有的VA(VerticalAlignment，垂直排列)模式液晶显示装置具有非常高的正面对比度，但在侧面观看时，由于VA模式液晶分子在垂直方向转动的特点，导致液晶显示装置的对比度下降十分明显，不同视野角下会出现明显的色偏现象。而现有的解决低色偏现象的常见方法为：将液晶显示装置上的每个像素分为主区和子区，通过一分享电容，使得主区与子区获得不一样的电压，液晶分子受电压驱使有两种不同的转向，在大视角观看时可以起到视角补偿的作用，以实现改善大视角色偏的目的。但是，采用这种方法是以牺牲子区的亮度为代价，面板整体的亮度会下降，穿透率也变低。故，有必要提供一种液晶像素电路及液晶显示装置，以解决现有技术所存在的问题。
技术实现思路
本专利技术的目的在于提供一种液晶像素电路及液晶显示装置，以解决现有技术中，VA型液晶显示装置为解决大视角色偏问题，从而造成的液晶显示装置整体亮度的降低，致使穿透率降低的问题。本专利技术提供一种液晶像素电路，其包括：多条扫描线、多条数据线以及所述扫描线与所述数据线限定的多个像素，每个所述像素包括：第一像素区、第二像素区以及电容耦合模块；所述第一像素区与第二像素区同时电性连接至一所述扫描线与一所述数据线；所述电容耦合模块具有一控制端、一输入端、第一通路端以及第二通路端，所述控制端与另一所述扫描线连接，所述输入端与另一所述像素的第一像素区连接，所述第一通路端与所述第一像素区连接，所述第二通路端与所述第二像素区连接，当所述扫描线开启时，所述第一像素区与第二像素区充电至第一电位值；当另一所述扫描线开启时，所述第一像素区充电至第二电位值，所述第二像素区充电至第三电位值，其中，所述第一电位值小于所述第二电位值以及所述第三电位值。在本专利技术的液晶像素电路中，所述电容耦合模块包括：第一薄膜晶体管、第一耦合电容以及第二耦合电容；所述第一薄膜晶体管的栅极与所述控制端连接，所述第一薄膜晶体管的源极与所述第一耦合电容的一端连接，所述第一薄膜晶体管的漏极与所述第二通路端连接，所述第一耦合电容的另一端与所述输入端连接；所述第二耦合电容的一端与所述第二通路端连接，所述第二耦合电容的另一端与所述第一通路端连接。在本专利技术的液晶像素电路中，所述第一像素区包括：第二薄膜晶体管以及第一存储组件；所述第二薄膜晶体管的栅极与所述扫描线连接，所述第二薄膜晶体管的源极与所述数据线连接，所述第二薄膜晶体管的漏极与所述第一存储组件以及所述第一通路端连接。在本专利技术的液晶像素电路中，所述第一存储组件包括：第一液晶电容以及第一存储电容；所述第一液晶电容与第一存储电容的一端与所述第二薄膜晶体管的漏极连接，所述第一液晶电容的另一端与公共电极连接，所述第一存储电容的另一端与公共线连接。在本专利技术的液晶像素电路中，所述输入端与另一所述像素的第二薄膜晶体管的漏极连接。在本专利技术的液晶像素电路中，所述第二像素区包括：第三薄膜晶体管以及第二存储组件；所述第三薄膜晶体管的栅极与所述扫描线连接，所述第三薄膜晶体管的源极与所述数据线连接，所述第三薄膜晶体管的漏极与所述第二存储组件以及所述第二通路端连接。在本专利技术的液晶像素电路中，所述第二存储组件包括：第二液晶电容以及第二存储电容；所述第二液晶电容与第二存储电容的一端与所述第三薄膜晶体管的漏极连接，所述第二液晶电容的另一端与公共电极连接，所述第二存储电容的另一端与公共线连接。在本专利技术的液晶像素电路中，同一列上的所述像素的极性相同。在本专利技术的液晶像素电路中，相邻列上的所述像素的极性相反。依据本专利技术的上述目的，还提供一种液晶显示装置，其包括上述的液晶像素电路。本专利技术的液晶像素电路及液晶显示装置，通过一电容耦合模块的电容耦合作用，将第一像素区上的第一电位值提升至第二电位值以及将第二像素区上的第一电位值提升至第三电位值，并且可以通过调整第一耦合电容与第二耦合电容的电容值，使得第一像素区与第二像素区之间具有一定电位值压差，在改善大视角色偏问题的同时不会降低液晶显示装置的整体亮度，提高了穿透率；解决了现有技术中，VA型液晶显示装置为解决大视角色偏问题，从而造成的液晶显示装置整体亮度的降低，致使穿透率降低的问题。为让本专利技术的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：附图说明下面结合附图，通过对本专利技术的具体实施方式详细描述，将使本专利技术的技术方案及其它有益效果显而易见。图1为本专利技术液晶像素电路优选实施例的结构示意图；图2为图1所示像素10以及像素11的电路图。具体实施方式为更进一步阐述本专利技术所采取的技术手段及其效果，以下结合本专利技术的优选实施例及其附图进行详细描述。参阅图1，图1为本专利技术液晶像素电路优选实施例的结构示意图；如图1所示，本优选实施例的液晶像素电路，包括：多条扫描线G(1)、G(2)、……、G(n)，多条数据线D(1)、D(2)、……、D(n)以及扫描线G(1)、G(2)、……、G(n)与数据线G(1)、G(2)、……、G(n)限定的多个像素10，每个像素10包括：第一像素区101、第二像素区102以及电容耦合模块103。进一步的，该像素10的第一像素区101与第二像素区102同时电性连接至一扫描线G(1)与一数据线D(1)；该电容耦合模块103具有一控制端a、一输入端b、第一通路端c以及第二通路端d，该控制端a与另一扫描线连接G(2)，该输入端b与另一像素11的第一像素区101连接，该第一通路端c与该像素10的第一像素区101连接，该第二通路端d与该像素10的第二像素区102连接。特别地，位于同一列上的像素的极性相同，相邻列上的像素的极性相反。本专利技术的液晶像素电路工作时，先开启该扫描线G(1)，将该像素10的第一像素区101以及第二像素区102充电至第一电位值；然后再开启另一扫描线G(2)，通过电容耦合模块103的电容耦合作用，将该像素10的第一像素区101充电至第二电位值，该像素10的第二像素区102充电至第三电位值，其中，第一电位值小于第二电位值以及第三电位值。具体的，参阅图2，图2为图1所示像素10以及像素11的电路图；如图2所示，该电容耦合模块103包括：第一薄膜晶体管TFT1、第一耦合电容C1以及第二耦合电容C2；第一薄膜晶体管TFT1的栅极与控制端a连接，第一薄膜晶体管TFT1的源极与第一耦合电容C1的一端连接，第一薄膜晶体管TFT1的漏极与第二通路端d连接，第一耦合电容C1的另一端与输入端a连接；第二耦合电容C2的一端与第二通路端d连接，第二耦合电容C2的另一端与第一通路端c连接。该第一像素区101包括：第二薄膜晶体管TFT2以及第一存储组件；第二薄膜晶体管TFT2的栅极与扫描线G(1)连接，第二薄膜晶体管TFT2的源极与数据线D(1)连接，第二薄膜晶体管TFT2的漏极与第一存储组件以及第一通路端C连接。其中，该第一存储组件包括：第一液晶电容Clc1以及第一存储电容Cst1；第一液晶电容Clc1与第一存储电容Cst1的一端与第二薄膜晶体管TFT2的漏极连接，第一液晶电容Clc1的另一端与公共电极连接，第一存储电容Cst1的另一本文档来自技高网...

【技术保护点】
一种液晶像素电路，其特征在于，包括：多条扫描线、多条数据线以及所述扫描线与所述数据线限定的多个像素，每个所述像素包括：第一像素区、第二像素区以及电容耦合模块；所述第一像素区与第二像素区同时电性连接至一所述扫描线与一所述数据线；所述电容耦合模块具有一控制端、一输入端、第一通路端以及第二通路端，所述控制端与另一所述扫描线连接，所述输入端与另一所述像素的第一像素区连接，所述第一通路端与所述第一像素区连接，所述第二通路端与所述第二像素区连接，当所述扫描线开启时，所述第一像素区与第二像素区充电至第一电位值；当另一所述扫描线开启时，所述第一像素区充电至第二电位值，所述第二像素区充电至第三电位值，其中，所述第一电位值小于所述第二电位值以及所述第三电位值。

【技术特征摘要】
1.一种液晶像素电路，其特征在于，包括：多条扫描线、多条数据线以及所述扫描线与所述数据线限定的多个像素，每个所述像素包括：第一像素区、第二像素区以及电容耦合模块；所述第一像素区与第二像素区同时电性连接至一所述扫描线与一所述数据线；所述电容耦合模块具有一控制端、一输入端、第一通路端以及第二通路端，所述控制端与另一所述扫描线连接，所述输入端与另一所述像素的第一像素区连接，所述第一通路端与所述第一像素区连接，所述第二通路端与所述第二像素区连接，当所述扫描线开启时，所述第一像素区与第二像素区充电至第一电位值；当另一所述扫描线开启时，所述第一像素区充电至第二电位值，所述第二像素区充电至第三电位值，其中，所述第一电位值小于所述第二电位值以及所述第三电位值。2.根据权利要求1所述的液晶像素电路，其特征在于，所述电容耦合模块包括：第一薄膜晶体管、第一耦合电容以及第二耦合电容；所述第一薄膜晶体管的栅极与所述控制端连接，所述第一薄膜晶体管的源极与所述第一耦合电容的一端连接，所述第一薄膜晶体管的漏极与所述第二通路端连接，所述第一耦合电容的另一端与所述输入端连接；所述第二耦合电容的一端与所述第二通路端连接，所述第二耦合电容的另一端与所述第一通路端连接。3.根据权利要求1所述的液晶像素电路，其特征在于，所述第一像素区包括：第二薄膜晶体管以及第一存储组件；所述第二薄膜晶体管的栅极与所述扫描线连接...

【专利技术属性】
技术研发人员：安立扬，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44