具有减小的瞬时电压降的低电阻电力头制造技术

提供了一种具有减小的瞬时电压降的低电阻电力头。所述电力头包括第一线以及包括源极区和漏极区的第一电力使能控制装置。第一电力使能控制装置的漏极区通过仅硅的连接结合到第一线，第一电力使能控制装置的源极区结合到电源。在一个实施例中，第一线可以通过仅硅的连接结合到逻辑电路。在另一实施例中，第一线可以通过仅硅的连接结合到缓冲器电路。在又一实施例中，第一线可以结合到静态随机存取存储器单元预充电电路。

【技术实现步骤摘要】
具有减小的瞬时电压降的低电阻电力头本申请要求于2015年12月2日提交的第62/262,166号美国临时专利申请的优先权权益和2016年4月11日提交的第15/096,273号美国专利申请的优先权权益，上述美国专利申请的公开内容通过引用全部包含于此。
本公开涉及半导体装置。更具体地，本公开涉及一种提供减小的瞬时电压降(IVD)的电力头(powerheader)。
技术介绍
当静态随机存取存储器(SRAM)之内的给定块或区域处于未使用的状态时，门控电源对于降低电路泄漏是必不可少的。流过门控电源的电力网的电流产生在电力头的负载侧的逻辑装置处经受的瞬时电压降(IVD)。IVD由流过电力网中任意电阻的电流产生。IVD对与硅至金属(硅-金属)界面相关联的电阻是尤其显著的。因为电力头的负载侧经受的电压会显著小于芯片供应电压，所以IVD限制SRAM的性能。另外，硅-金属界面因电迁移而内在地向金属(和通孔)施压，并因为硅-金属界面相对大而使电流降低。在高速SRAM设计中，当使用门控电源时，预充电电路呈现出特殊的挑战。SRAM的位线被同时预充电，这造成相对高的电流流过预充电装置并且产生大的IVD。因此，与电力头的IVD组合的大位线电容趋向于限制SRAM的高频性能。此外，预充电装置趋向于在物理上全部对准(aligned)，这导致从电力网的相对小部分中得到极大量的电流。
技术实现思路
实施例提供了一种电力头，所述电力头包括：第一导线；以及包括源极区和漏极区的第一电力使能控制装置，第一电力使能控制装置的漏极区通过仅硅的连接结合到第一导线，第一电力使能控制装置的源极区结合到电源。另一实施例提供了一种电力头，所述电力头包括：包括第一控制装置的第一电路，第一控制装置包括源极区和漏极区；以及包括源极区和漏极区的第一电力使能控制装置，第一电力使能控制装置的漏极区是第一控制装置的源极区，第一电力使能控制装置的源极区结合到电源。第一电路可以包括至少一个静态随机存取存储器单元预充电电路、逻辑电路或缓冲器电路。实施例提供了一种电力头，所述电力头包括：将要被供应以电力的第一线；以及包括源极区和漏极区的第一电力使能控制装置，第一电力使能控制装置的漏极区通过仅硅的连接结合到第一线，第一电力使能控制装置的源极区结合到电源。在一个实施例中，第一线可以通过仅硅的连接结合到逻辑电路。在另一实施例中，第一线可以通过仅硅的连接结合到缓冲器电路。在又一实施例中，第一线可以结合到静态随机存取存储器单元预充电电路。附图说明在下面的部分中，将参照附图中示出的示例性实施例描述这里公开的主题的方面，其中：图1A描绘了用于静态随机存取存储器(SRAM)的传统电力头/位线预充电电路的典型构造；图1B描绘了用于图1A中示出的传统电力头-位线预充电电路的典型构造的等效电路图；图2A描绘了根据这里公开的主题的用于SRAM的电力头/位线预充电电路的示例实施例；图2B描绘了根据这里公开的主题的用于图2A中示出的电力头/位线预充电电路的示例实施例的等效电路图；图2C描绘了根据这里公开的主题的用于典型逻辑门电路的电力头的示例实施例；图2D描绘了根据这里公开的主题的电力头至驱动器电路或缓冲器电路的示例实施例；图3描绘了针对图2A中示出的电路的用于电力使能信号和预充电控制信号的示例时序图；图4A描绘了根据这里公开的主题的用于SRAM的电力头/位线预充电电路的物理电路布局的一个示例实施例的平面图；图4B描绘了沿着图4A中的线A-A′截取的根据这里公开的主题的用于SRAM的电力头/位线预充电电路的物理布局的所述示例实施例的剖视图；图5是根据这公开的主题的用于SRAM的用于形成电力头/位线预充电电路的流程图；图6描绘了根据这里公开的实施例的电子装置，该电子装置包括一个或更多个集成电路(芯片)，所述集成电路(芯片)包括通过硅直接连接到预充电控制晶体管的至少一个电力头，从而消除电力头与预充电控制晶体管之间的硅-金属界面；以及图7描绘了根据这里公开的实施例的存储器系统，该存储器系统可以包括一个或更多个集成电路(芯片)，所述集成电路(芯片)包括通过硅直接连接到预充电控制晶体管的至少一个电力头，从而消除电力头与预充电控制晶体管之间的硅-金属界面。具体实施方式这里公开的主题涉及提供减小的IVD的电力头。在下面的详细描述中，为了提供本公开的全部理解，阐述了许多具体细节。然而，将被本领域技术人员理解的是，可以在没有这些具体细节的情况下实现公开的方面。在其他示例中，为了不会使这里公开的主题模糊，没有详细描述公知的方法、过程、组件和电路。在整个说明书中，参考“一个实施例”或“一种实施例”意味着：与实施例关联地描述的特定特征、结构或特点被包括在这里公开的至少一个实施例中。因此，在整个说明书的各种位置处出现的短语“在一个实施例中”或者“在实施例中”或者“根据一个实施例”(或具有相似含义的其他短语)不一定全都指同一个实施例。如这里使用的，词语“示例性”意味着“用作示例、实例或说明”。这里描述为“示例性”的任意实施例不被解释为必须优选或优于其他实施例。此外，特定特征、结构或特点可以在一个或更多个实施例中以任意合适的方式被组合。另外，根据这里讨论的上下文，单数术语可以包括相应的复数形式，复数术语可以包括相应的单数形式。进一步注意的是，这里示出和讨论的各种附图(包括组件图)仅用于说明目的，而不是按比例绘制。相似地，各种波形图和时序图仅出于示例性目的示出。除非像这样明确地定义，否则这里使用的术语“第一”、“第二”等用作它们之后的名词的标签，并不意指任何类型的排序(例如，空间、时间、逻辑等)。此外，相同的附图标记可以用来遍及两个或更多个附图以表示具有相同或相似功能的部分、组件、块、电路、单元或模块。然而，这种用法仅出于简化说明和易于讨论的目的；不意味着这样的组件或单元的构造或建筑细节与遍及所有实施例相同，或者这样通用参考的部分/模块是实施这里公开的特定实施例的教导的唯一途径。传统电力头用于控制至半导体电路的块或区域的电力；然而，电力头的传统构造在电力头导电时增加了到本地电源的电阻。在许多情况下，与传统电力头相关联的大多数电阻与电力头结构之内的硅-金属界面有关。这样的传统电力头构造包括三个这样的硅-金属界面。即，典型的传统电力头构造包括在电力头的输入侧的硅-金属界面、在电力头的输出侧的硅-金属界面以及在逻辑装置的输入侧的硅-金属界面。此外，随着半导体技术的规模越小，半导体装置的几何结构变得相应地越小，从而引起半导体装置的截面电阻增大。此外，随着晶体管性能的提高，电流相应地增大。电流和电阻的组合增大导致由传统电力头构造之内的硅-金属界面产生的IVD增大。这里公开的实施例使由电力头产生的以及由电力头的负载侧的装置经受的IVD减小。这里公开的实施例提供了：电力头通过硅直接连接到预充电控制晶体管，从而消除电力头与预充电控制晶体管之间的硅-金属界面。即，不使用金属来进行电力头晶体管与预充电控制晶体管之间的连接，使得电力头晶体管与预充电控制晶体管之间没有硅-金属界面。此外，因为这里公开的实施例从电力头与预期的逻辑装置之间消除了金属，所以电迁移问题被类似地消除。这里公开的实施例提供了：将每个预充电装置与位于同一扩散区的相应的本地电力头布置或本文档来自技高网...

【技术保护点】
一种电力头，所述电力头包括：第一导线；以及第一电力使能控制装置，包括源极区和漏极区，第一电力使能控制装置的漏极区通过仅硅的连接结合到第一导线，第一电力使能控制装置的源极区结合到电源。

【技术特征摘要】
2015.12.02 US 62/262,166;2016.04.11 US 15/096,2731.一种电力头，所述电力头包括：第一导线；以及第一电力使能控制装置，包括源极区和漏极区，第一电力使能控制装置的漏极区通过仅硅的连接结合到第一导线，第一电力使能控制装置的源极区结合到电源。2.根据权利要求1所述的电力头，其中，第一导线包括结合到至少一个第一静态随机存取存储器单元的第一位线，电力头还包括第一预充电控制装置，第一预充电控制装置包括源极区和漏极区，第一预充电控制装置的漏极区结合到第一位线，其中，第一电力使能控制装置的漏极区经由第一导线通过仅硅的连接结合到第一预充电控制装置的源极区。3.根据权利要求2所述的电力头，其中，第一预充电控制装置还包括控制端子以及在第一预充电控制装置的源区与漏区之间的沟道，第一预充电控制装置的控制端子接收第一控制信号，以控制通过第一预充电控制装置的源极区与漏极区之间的沟道的导电，其中，第一电力使能控制装置还包括控制端子和第一电力使能控制装置的源极区与漏极区之间的沟道，第一电力使能控制装置的控制端子接收第二控制信号，以控制通过第一电力使能控制装置的源极区与漏极区之间的沟道的导电。4.根据权利要求2所述的电力头，所述电力头还包括：第二位线，结合到至少一个第二静态随机存取存储器单元；第二预充电控制装置，结合到第二位线，第二预充电控制装置包括源极区和漏极区，第二预充电控制装置的漏极区结合到第二位线；以及第二电力使能控制装置，包括源极区和漏极区，第二电力使能控制装置的漏极区是第二预充电控制装置的源极区，第二电力使能控制装置的源极区结合到电源。5.根据权利要求4所述的电力头，其中，第二预充电控制装置还包括控制端子以及在第二预充电控制装置的源极区与漏极区之间的沟道，第二预充电控制装置的控制端子接收第三控制信号，以控制通过第二预充电控制装置的源极区与漏极区之间的沟道的导电，其中，第二电力使能控制装置还包括控制端子以及在第二电力使能控制装置的源极区与漏极区之间的沟道，第二电力使能控制装置的控制端子接收第四控制信号，以控制通过第二电力使能控制装置的源极区与漏极区的沟道的导电。6.根据权利要求1所述的电力头，所述电力头还包括逻辑电路，逻辑电路包括第一控制装置，第一控制装置包括源极区和漏极区，第一控制装置的源极区通过仅硅的连接结合到第一电力使能控制装置的漏极区。7.根据权利要求1所述的电力头，所述电力头还包括驱动器电路，驱动器电路包括第一控制装置，第一控制装置包括源极区和漏极区，第一控制装置的源极区通过仅硅的连接结合到第一电力使能控制装置的漏极区。8.一种电力头，所述电力头包括：第一电路，包括第一控制装置，第一控制装置包括源极区和漏极区；第一电力使能控制装置，包括源极区和漏极区，第一电力使能控制装置的漏极区是第一控制装置的源极区，第一电力使能控制装置的源极区结合到电源。9.根据权利要求8所述的电力头，其中，第一电路包括逻辑电路或缓...

【专利技术属性】
技术研发人员：简·迈克尔·赫伯尔，迈克尔·布拉干扎，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR