阵列基板与应用其的显示装置制造方法及图纸

本发明专利技术公开一种阵列基板包含基板、扫描线、数据线、像素单元与栅极驱动电路。基板具有显示区与周边区。像素单元电性连接扫描线与数据线。至少一像素单元设置于显示区。栅极驱动电路设置于周边区，且包含多个移位暂存器，沿第一方向依序设置于基板上。至少一移位暂存器包含上拉单元。上拉单元包含第一晶体管，用以输出栅极信号至扫描线。第一晶体管包含第一栅极、第一通道层、第一源极与第一漏极。第一源极与第一漏极分别具有至少一条状部。两相邻的第一源极的条状部与第一漏极的条状部之间具有第一通道长度，第一通道长度的延伸方向沿第一方向。

【技术实现步骤摘要】
阵列基板与应用其的显示装置
本专利技术是有关于一种阵列基板以及显示装置，且特别是有关于一种曲面阵列基板以及曲面显示装置。
技术介绍
随着科技的进步，显示装置(如电脑或电视荧幕)的技术也不断地发展。目前市面上常见的有平面显示器与曲面显示器。相较于平面显示器，曲面显示器除了能让人眼看影像更加平衡、舒适之外，也具有更宽阔的全景视角以及降低外来光线反射干扰，让使用者观看曲面显示器各个角落的影像都不会变形、失真。因此，近年来普遍受到消费者青睐。
技术实现思路
本专利技术提供一种阵列基板，包含基板、至少一扫描线、至少一数据线、至少一像素单元与栅极驱动电路。基板具有显示区以及位于显示区至少一侧的周边区。数据线与扫描线交错。像素单元电性连接扫描线与数据线。至少一像素单元设置于基板的显示区。栅极驱动电路设置于周边区。栅极驱动电路包含多个移位暂存器，沿第一方向依序设置于基板上，并且至少一移位暂存器包含上拉单元。上拉单元包含第一晶体管，用以输出栅极信号至扫描线。第一晶体管包含第一栅极、第一通道层、第一源极与第一漏极。第一源极和第一漏极与第一栅极和第一通道层对应设置。第一源极与第一漏极分别具有至少一条状部。两相邻的第一源极的条状部与第一漏极的条状部之间具有第一通道长度(Channellength)，第一通道长度的延伸方向沿第一方向。在一或多个实施方式中，第一漏极更具有连接部，连接第一漏极的两条状部，且第一漏极的两条状部与第一源极的条状部沿第一方向交错设置。在一或多个实施方式中，第一漏极的形状包含U字型，第一源极的形状包含I字型。在一或多个实施方式中，第一源极的I字型朝扫描线的延伸方向延伸。在一或多个实施方式中，第一漏极与扫描线电性连接。在一或多个实施方式中，至少一移位暂存器更包含输入单元，用以输出驱动控制电压至上拉单元的第一晶体管的第一栅极。输入单元包含第二晶体管。第二晶体管包含第二栅极、第二通道层、第二源极与第二漏极。第二源极和第二漏极与第二栅极和第二通道层对应设置。第二源极与第二漏极分别具有至少一条状部。两相邻的第二源极的条状部与第二漏极的条状部之间具有第二通道长度(Channellength)，第二通道长度的延伸方向沿第一方向。在一或多个实施方式中，第一栅极电性连接至第二漏极。在一或多个实施方式中，至少一移位暂存器更包含下拉单元，用以将上拉单元输出的栅极信号下拉至低电源电压。在一或多个实施方式中，下拉单元包含第三晶体管。第三晶体管包含第三栅极、第三通道层、第三源极与第三漏极。第三源极和第三漏极与第三栅极和第三通道层对应设置。第三源极与第三漏极分别具有至少一条状部，两相邻的第三源极的条状部与第三漏极的条状部之间具有一第三通道长度(Channellength)。第三通道长度的延伸方向沿第一方向。在一或多个实施方式中，上拉单元的第一晶体管的第一漏极与第一栅极电性连接至下拉单元。在一或多个实施方式中，第一源极用以电性连接至时脉信号源。在一或多个实施方式中，第一晶体管的第一源极与第一漏极之间具有第一通道宽度。通道长度的延伸方向沿着第一方向所占第一通道宽度的比例为50％以上。本专利技术提供一种显示装置，包含显示面板与背光模块。显示面板具有沿曲率中心轴线弯曲的显示面。显示面板包含阵列基板、对向基板与显示介质。阵列基板包含基板、多条扫描线、多条数据线、多个像素单元与栅极驱动电路。基板具有显示区以及周边区。数据线与扫描线交错。像素单元电性连接扫描线与数据线。像素单元设置于基板的显示区。栅极驱动电路设置于周边区。栅极驱动电路包含至少一移位暂存器。至少一移位暂存器包含上拉单元。上拉单元包含第一晶体管。第一晶体管包含第一栅极、第一通道层、第一源极与第一漏极。第一源极和第一漏极与第一通道层重叠设置。第一漏极与对应的扫描线电性连接。第一源极与第一漏极之间具有第一通道宽度(Channelwidth)以及第一通道长度(Channellength)。第一通道长度的延伸方向沿着曲率中心轴线延伸方向所占第一通道宽度的比例为50％以上。显示介质置于阵列基板与对向基板之间。背光模块与显示面板相对设置。在一或多个实施方式中，第一源极与第一漏极分别具有至少一I字型结构，且I字型结构的延伸方向与曲率中心轴线的夹角为85度至95度。在一或多个实施方式中，扫描线沿着曲率中心轴线延伸方向依序设置于基板上，或数据线沿着曲率中心轴线延伸方向依序设置于基板上。在一或多个实施方式中，至少一移位暂存器更包含输入单元。输入单元包含第二晶体管。第二晶体管包含第二栅极、第二通道层、第二源极与第二漏极。第二源极和第二漏极与第二通道层重叠设置，且第二漏极电性连接至第一栅极。第二源极与第二漏极之间具有第二通道宽度(Channelwidth)以及第二通道长度。第二晶体管的第二通道长度的延伸方向沿着曲率中心轴线延伸方向所占第二通道宽度的比例为50％以上。在一或多个实施方式中，至少一移位暂存器更包含下拉单元，用以将上拉单元输出的栅极信号下拉至低电源电压。下拉单元包含第三晶体管。第三晶体管包含第三栅极、第三通道层、第三源极与第三漏极。第三源极和第三漏极与第三栅极和第三通道层对应设置。第三源极与第三漏极之间具有第三通道宽度(Channelwidth)以及第三通道长度。第三晶体管的第三通道长度的延伸方向沿着曲率中心轴线延伸方向所占第三通道宽度的比例为50％以上。在一或多个实施方式中，第一源极用以电性连接至一时脉信号源。通过上述的结构，当显示装置弯曲时，第一晶体管整体的通道长度的变化量并不大。第一晶体管的开启电流(Ion)与通道长度成反比，第一晶体管整体的通道长度不会因显示装置弯曲而明显变化，因此第一晶体管的开启电流不会因显示装置弯曲而产生损失。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是依照本专利技术的一实施例的一种显示装置的侧视图。图2为图1的阵列基板的正视图。图3为图2的之移位暂存器的电路图。图4为图2的移位暂存器根据一实施方式的上视示意图。图5为图4的区域M的放大图。图6为沿图5的线段6-6的剖面图。图7为图2的移位暂存器根据另一实施方式的上视示意图。图8A为图7的区域N的放大图。图8B为图7的之区域O的放大图。图9为比较例的移位暂存器的上视示意图。图10A为图4中具不同通道长度与通道宽度的晶体管T21于阵列基板弯曲前与弯曲后的开启电流值的关系图。图10B为图9中具不同通道长度与通道宽度的晶体管T21’于阵列基板弯曲前与弯曲后的开启电流值的关系图。附图标号：1：显示装置10：显示面板12：显示面20：背光模块100：阵列基板110：基板112：显示区114：周边区120：扫描线130：数据线140：像素单元150：栅极驱动电路160：源极驱动电路210：移位暂存器220：输入单元225：上拉单元230：下拉单元232：主下拉单元234：第一辅助下拉单元236：第二辅助下拉单元240、250：时脉信号源262、264、266、268、270、272：贯穿结构302、302’、312、32本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包含：一基板，具有一显示区以及位于该显示区至少一侧的一周边区；至少一扫描线；至少一数据线，与该扫描线交错；至少一像素单元，电性连接该扫描线与该数据线，其中该至少一像素单元设置于该基板的该显示区；以及一栅极驱动电路，设置于该周边区，其中该栅极驱动电路包含多个移位暂存器，该等移位暂存器沿一第一方向依序设置于该基板上，并且至少一移位暂存器包含一上拉单元，该上拉单元包含：一第一晶体管，用以输出一栅极信号至该扫描线，该第一晶体管包含：一第一栅极与一第一通道层；以及一第一源极与一第一漏极，与该第一栅极和该第一通道层对应设置，其中该第一源极与该第一漏极分别具有至少一条状部，两相邻的该第一源极的条状部与该第一漏极的条状部之间具有一第一通道长度，该第一通道长度的延伸方向沿该第一方向。

【技术特征摘要】
2016.09.07 TW 1051289681.一种阵列基板，其特征在于，包含：一基板，具有一显示区以及位于该显示区至少一侧的一周边区；至少一扫描线；至少一数据线，与该扫描线交错；至少一像素单元，电性连接该扫描线与该数据线，其中该至少一像素单元设置于该基板的该显示区；以及一栅极驱动电路，设置于该周边区，其中该栅极驱动电路包含多个移位暂存器，该等移位暂存器沿一第一方向依序设置于该基板上，并且至少一移位暂存器包含一上拉单元，该上拉单元包含：一第一晶体管，用以输出一栅极信号至该扫描线，该第一晶体管包含：一第一栅极与一第一通道层；以及一第一源极与一第一漏极，与该第一栅极和该第一通道层对应设置，其中该第一源极与该第一漏极分别具有至少一条状部，两相邻的该第一源极的条状部与该第一漏极的条状部之间具有一第一通道长度，该第一通道长度的延伸方向沿该第一方向。2.如权利要求1所述的阵列基板，其特征在于，该第一漏极更具有一连接部，连接该第一漏极的两条状部，且该第一漏极的两条状部与该第一源极的条状部沿该第一方向交错设置。3.如权利要求1所述的阵列基板，其特征在于，该第一漏极的形状包含U字型，该第一源极的形状包含I字型。4.如权利要求3所述的阵列基板，其特征在于，该第一源极的I字型朝该扫描线的延伸方向延伸。5.如权利要求1所述的阵列基板，其特征在于，该第一漏极与该扫描线电性连接。6.如权利要求1所述的阵列基板，其特征在于，该至少一移位暂存器更包含一输入单元，用以输出一驱动控制电压至该上拉单元的该第一晶体管的该第一栅极，该输入单元包含一第二晶体管，其中该第二晶体管包含：一第二栅极和一第二通道层；以及一第二源极和一第二漏极，与该第二栅极和该第二通道层对应设置，其中该第二源极与该第二漏极分别具有至少一条状部，两相邻的该第二源极的条状部与该第二漏极的条状部之间具有一第二通道长度，该第二通道长度的延伸方向沿该第一方向。7.如权利要求6所述的阵列基板，其特征在于，该第一栅极电性连接至该第二漏极。8.如权利要求1所述的阵列基板，其特征在于，该至少一移位暂存器更包含一下拉单元，用以将该上拉单元输出的该栅极信号下拉至一低电源电压。9.如权利要求8所述的阵列基板，其特征在于，该下拉单元包含一第三晶体管，该第三晶体管包含：一第三栅极和一第三通道层；以及一第三源极和一第三漏极，与该第三栅极和该第三通道层对应设置，其中该第三源极与该第三漏极分别具有至少一条状部，两相邻的该第三源极的条状部与该第三漏极的条状部之间具有一第三通道长度，该第三通道长度的延伸方向沿该第一方向。10.如权利要求8所述的阵列基板，其特征在于，该上拉单元的该第一晶体管的该第一漏极与该第一栅极电性连接至该下拉单元。11.如权利要...

【专利技术属性】
技术研发人员：吴汶锦，沈柏元，陈耀铭，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71