显示面板及其驱动方法技术

本发明专利技术披露了一种显示面板及其驱动方法。该显示面板包括：多条扫描线、多条导线、多条数据线、第一像素、第二像素、第三像素及第四像素。扫描线沿第一方向排列，导线沿第二方向排列，数据线平行于导线，每一导线耦接其中一条扫描线以传送至少一个栅极脉冲。第一像素与第二像素位于第一数据线与第一导线之间。第一像素耦接第一数据线与第一扫描线。第二像素耦接第一像素及第二扫描线。第三像素与第四像素位于第一数据线与第二导线之间。第三像素耦接第一数据线与第三扫描线。第一导线与第二导线为相邻的两条导线且分别位于第一数据线的不同侧。第四像素耦接第三像素及第四扫描线。

【技术实现步骤摘要】
显示面板及其驱动方法
本专利技术涉及一种显示面板，特别是一种显示面板及其驱动方法。
技术介绍
液晶显示装置具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用于电脑屏幕、移动电话、个人数字助理(PDA)、平面电视等电子产品上。在现今液晶显示面板的像素阵列(pixelarray)结构当中，有一类被称为半源极驱动(halfsourcedriving,HSD)架构。HSD架构可以减半源极配线的数目，以达到源极驱动器(sourcedriver)的使用数量减半的目的。因此，可大幅减少面板模块的成本。此外，还有一种称为三分之一源极驱动(onethirdsourcedriving,OTSD)架构的像素阵列结构，此种架构可将源极配线的数目减少至原本架构的三分之一，而可节省更多的生产成本。
技术实现思路
不同于现有显示面板的架构，本专利技术的目的在提供一种显示面板，包括：多条扫描线、多条导线、多条数据线、第一像素、第二像素、第三像素及第四像素。多条扫描线沿第一方向排列，多条导线沿第二方向排列，数据线平行于导线，且每一导线电性耦接扫描线的其中之一以传送至少一个栅极脉冲。第一像素位于数据线中的第一数据线与导线中的第一导线之间，并电性耦接第一数据线与扫描线中的第一扫描线。第二像素位于第一数据线与第一导线之间，电性耦接第一像素，以及电性耦接扫描线中的第二扫描线。第三像素位于第一数据线与导线中的第二导线之间，并电性耦接第一数据线与扫描线中的第三扫描线，其中第一导线W1与第二导线W2为导线中的相邻两条导线，且第一导线与第二导线分别位于第一数据线的不同侧。第四像素位于第一数据线与第二导线之间，电性耦接第三像素，以及电性耦接扫描线中的第四扫描线。本专利技术的目的更提供一种显示面板的驱动方法。一种显示面板的驱动方法，显示面板包括多条扫描线、多条导线、多条数据线、第一像素、第二像素、第三像素及第四像素，其中，扫描线沿第一方向排列，导线沿第二方向排列，数据线实质上平行于导线排列，每一导线电性耦接扫描线的其中之一以传送至少一个栅极脉冲，第一像素电性耦接第一扫描线、第二像素电性耦接第二扫描线、第三像素电性耦接第三扫描线及第四像素电性耦接第四扫描线，驱动方法包括：通过数据线中的第一数据线传送数据到第一像素，并通过第一像素传送数据到第二像素，其中第一像素及第二像素配置于第一数据线与导线中的第一导线之间；以及通过第一数据线传送数据到第三像素，并通过第三像素传送数据到第四像素，其中第三像素及第四像素配置于第一数据线与导线中的第二导线之间。其中，第一导线与第二导线为导线中的相邻两条导线，且第一导线与第二导线分别位于第一数据线的不同侧，且第一扫描线、第二扫描线、第三扫描线及第四扫描线中的每一扫描线都通过对应导线接收第一栅极脉冲及第二栅极脉冲。本专利技术的显示面板是利用四分之一源极驱动(QuarterSourceDriving)架构的像素阵列结构，经由一条数据线来对四个像素充电，此种架构可将源极配线的数目减少至原本架构的四分之一，因此可节省生产成本。并且，经由将栅极驱动电路与源极驱动电路设置于同侧，或是将栅极驱动电路与源极驱动电路设置于像素阵列的相对两侧，而更利于显示面板应用于窄边框技术。再者，本专利技术的显示面板利用四分之一源极驱动架构的像素阵列结构，因而足以在每隔四栏像素设置一条导线且相邻的两导线之间仅有一条数据线。如此一来，导线与数据线的布线不会造成重迭交错，即无需再将导线与数据线以不同电路层来布线，可节省更多的生产成本。此外，由于布线的减少还可以得到较优的开口率。附图说明图1为本专利技术第一实施例的显示面板的电路图。图2图示为图1的显示面板的信号时序图。图3为本专利技术第二实施例的显示面板的电路图。图4图示为图3的显示面板的信号时序图。图5为本专利技术第三实施例的显示面板的电路图。图6图示为图5的显示面板的信号时序图。图7为本专利技术第四实施例的显示面板的电路图。图8图示为图7的显示面板的信号时序图。附图符号说明100、300、500、700：显示面板11：第一像素12：第二像素13：第三像素14：第四像素31、32、33、34、35、36、37、38：像素21：第一扫描线22：第二扫描线23：第三扫描线24：第四扫描线G1～G7：扫描线W1、W2：导线D1：数据线P1、P2：脉冲具体实施方式图1为本专利技术实施例的显示面板100，包括：多条扫描线、多条导线、多条数据线及多个像素。多条扫描线沿第一方向排列，多条导线沿第二方向排列，数据线实质上平行于导线排列。在本专利技术的实施例中，栅极驱动电路是与源极驱动电路设置于同侧，或者栅极驱动电路是与源极驱动电路设置于像素阵列的相对两侧，因而利用每一导线电性耦接扫描线的其中之一以对每一扫描线分别传送栅极脉冲。在本专利技术的实施例中，通过第一导线W1、第二导线W2、第一数据线D1、第一扫描线21、第二扫描线22、第三扫描线23及第四扫描线24与第一像素11、第二像素12、第三像素13及第四像素14作为举例说明而应可知本专利技术的显示面板的多条扫描线、多条导线、多条数据线与多个像素阵列结构的布置。其中，第一像素11位于数据线中的第一数据线D1与导线中的第一导线W1之间，并电性耦接第一数据线D1与扫描线中的第一扫描线21。第一像素11的控制端耦接第一扫描线21，以第一端耦接第一数据线D1，并以第二端耦接像素电容。第二像素12位于第一数据线D1与第一导线W1之间。第二像素12电性耦接第一像素11及电性耦接扫描线中的第二扫描线22。第二像素12的控制端耦接第二扫描线22，以第一端耦接第一像素11的第二端，并以第二端耦接像素电容。第三像素13位于第一数据线D1与导线中的第二导线W2之间。第三像素13电性耦接第一数据线D1与扫描线中的第三扫描线23。第三像素13的控制端耦接第三扫描线23，以第一端耦接第一数据线D1，并以第二端耦接像素电容。第四像素14位于第一数据线D1与第二导线W2之间。第四像素14电性耦接第三像素13及电性耦接扫描线中的第四扫描线24。此外，第一像素11与第二像素12位于不同像素列，且第三像素13与第四像素14位于不同像素列，第一导线W1与第二导线W2为导线中的相邻两条导线，且第一导线W1与第二导线W2分别位于第一数据线D1的不同侧。图2图示为图1的显示面板的信号时序图。接下来，请合并参照图1及图2，在第一实施例的显示面板100中，以扫描线G3～G6来举例说明显示面板的驱动方式，其中又以扫描线G5为第一扫描线21，扫描线G3为第二扫描线22，扫描线G6为第三扫描线23，扫描线G4为第四扫描线24。扫描线G3～G6系通过对应的导线接收第一栅极脉冲P1及第二栅极脉冲P2。在第一实施例中，当第一扫描线21及第二扫描线22的第一栅极脉冲P1及第二栅极脉冲P2其中之一为致能电平时，第三扫描线23及第四扫描线24的第一栅极脉冲P1及第二栅极脉冲P2禁能，而当第三扫描线23及第四扫描线24的第一栅极脉冲P1及第二栅极脉冲P2其中之一为致能电平时，第一扫描线21及第二扫描线22的第一栅极脉冲P1及第二栅极脉冲P2禁能。第一栅极脉冲P1的致能期间小于第二栅极脉冲P2的致能期间，而各第一栅极脉冲P1分别早于各第二栅极脉冲P2，且扫描线G5的第一栅极脉冲P1本文档来自技高网...

【技术保护点】
一种显示面板，包括：多条扫描线，沿第一方向排列；多条导线，沿第二方向排列，每一导线电性耦接所述扫描线的其中之一以传送至少一个栅极脉冲；多条数据线，平行于所述导线；第一像素，位于所述数据线中的第一数据线与所述导线中的第一导线之间，并电性耦接所述第一数据线与所述扫描线中的第一扫描线；第二像素，位于所述第一数据线与所述第一导线之间，电性耦接所述第一像素，以及电性耦接所述扫描线中的第二扫描线；第三像素，位于所述第一数据线与所述导线中的第二导线之间，并电性耦接所述第一数据线与所述扫描线中的第三扫描线，其中所述第一导线与所述第二导线为所述导线中的相邻两条导线，且所述第一导线与所述第二导线分别位于所述第一数据线的不同侧；以及第四像素，位于所述第一数据线与所述第二导线之间，电性耦接所述第三像素，以及电性耦接所述扫描线中的第四扫描线。

【技术特征摘要】
2016.08.29 TW 1051277211.一种显示面板，包括：多条扫描线，沿第一方向排列；多条导线，沿第二方向排列，每一导线电性耦接所述扫描线的其中之一以传送至少一个栅极脉冲；多条数据线，平行于所述导线；第一像素，位于所述数据线中的第一数据线与所述导线中的第一导线之间，并电性耦接所述第一数据线与所述扫描线中的第一扫描线；第二像素，位于所述第一数据线与所述第一导线之间，电性耦接所述第一像素，以及电性耦接所述扫描线中的第二扫描线；第三像素，位于所述第一数据线与所述导线中的第二导线之间，并电性耦接所述第一数据线与所述扫描线中的第三扫描线，其中所述第一导线与所述第二导线为所述导线中的相邻两条导线，且所述第一导线与所述第二导线分别位于所述第一数据线的不同侧；以及第四像素，位于所述第一数据线与所述第二导线之间，电性耦接所述第三像素，以及电性耦接所述扫描线中的第四扫描线。2.如权利要求1所述的显示面板，其中所述第一扫描线、所述第二扫描线、所述第三扫描线及所述第四扫描线中的每一扫描线都通过对应导线接收第一栅极脉冲及第二栅极脉冲，且当所述第一扫描线及所述第二扫描线的所述第一栅极脉冲及所述第二栅极脉冲其中之一为致能电平时，所述第三扫描线及所述第四扫描线的所述第一栅极脉冲及所述第二栅极脉冲禁能，而当所述第三扫描线及所述第四扫描线的所述第一栅极脉冲及所述第二栅极脉冲其中之一为致能电平时，所述第一扫描线及所述第二扫描线的所述第一栅极脉冲及所述第二栅极脉冲禁能。3.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，而各所述第一栅极脉冲分别早于各所述第二栅极脉冲，且所述第一扫描线的所述第一栅极脉冲与所述第二扫描线的所述第二栅极脉冲同时为致能电平，所述第三扫描线的所述第一栅极脉冲与所述第四扫描线的所述第二栅极脉冲同时为致能电平。4.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，在所述第一扫描线与所述第二扫描线中各所述第一栅极脉冲分别早于各所述第二栅极脉冲，而在所述第三扫描线与所述第四扫描线中各所述第二栅极脉冲分别早于各所述第一栅极脉冲，且所述第一扫描线的所述第一栅极脉冲与所述第二扫描线的所述第二栅极脉冲同时为致能电平，所述第三扫描线的所述第一栅极脉冲与所述第四扫描线的所述第二栅极脉冲同时为致能电平。5.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间大于所述第二栅极脉冲的致能期间，而各所述第一栅极脉冲分别早于各所述第二栅极脉冲，且所述第一扫描线的所述第二栅极脉冲与所述第二扫描线的所述第一栅极脉冲同时为致能电平，所述第三扫描线的所述第二栅极脉冲与所述第四扫描线的所述第一栅极脉冲同时为致能电平。6.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，在所述第一扫描线与所述第二扫描线中各所述第二栅极脉冲分别早于各所述第一栅极脉冲，而在所述第三扫描线与所述第四扫描线中各所述第一栅极脉冲分别早于各所述第二栅极脉冲，且所述第一扫描线的所述第一栅极脉冲与所述第二扫描线的所述第二栅...

【专利技术属性】
技术研发人员：纪佑旻，苏松宇，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71