一种芯片封装结构制造技术

本实用新型专利技术涉及一种芯片封装结构，属于半导体封装技术领域。其包括硅基本体和芯片电极，所述硅基本体的正面设置钝化层并开设钝化层开口，所述芯片电极由背面嵌入于硅基本体的正面，所述钝化层开口露出芯片电极的正面，所述钝化层的上表面设置介电层并开设介电层开口，所述芯片电极的正面设置金属凸块结构；所述硅基本体的侧壁和背面设置包封层。本实用新型专利技术提供了一种侧壁绝缘保护、不易漏电或短路、提高可靠性、改善芯片贴装良率的芯片封装结构，这种封装结构避免了晶圆重构，对于较小芯片来说，有效地提高了产能，进一步降低成本。

【技术实现步骤摘要】
一种芯片封装结构
本技术涉及一种芯片封装结构，属于半导体封装

技术介绍
随着半导体硅工艺的发展，芯片的尺寸越来越小，芯片尺寸封装是主流，但部分封装结构并不采用BGA阵列结构，而是采用与传统QFN或LGA相类似地平面焊盘结构。由于硅基体本身是半导体材料，其芯片四周的硅基本体1裸露在组装环境中，如图1所示，在贴装回流工艺中，电极区域11容易因为焊锡膏2印刷量过多而导致部分焊锡爬升到硅基本体1的侧壁裸露的硅上面，造成芯片漏电或短路；或者由于芯片间距比较近，加热或回流后，导致芯片的侧壁接触到了其他芯片的金属凸块而导致失效。
技术实现思路
本技术的目的在于克服上述不足，提供一种侧壁绝缘保护、不易漏电或短路、提高可靠性、改善芯片贴装良率的芯片封装结构。本技术的目的是这样实现的：本技术一种芯片封装结构，其包括硅基本体和芯片电极，所述硅基本体的正面设置钝化层并开设钝化层开口，所述芯片电极由背面嵌入于硅基本体的正面，所述钝化层开口露出芯片电极的正面，所述钝化层的上表面设置介电层并开设介电层开口，所述介电层开口也露出芯片电极的正面，所述钝化层或介电层的延展面积大于硅基本体的延展面积；所述芯片电极的正面设置金属凸块结构，并与芯片电极固连，所述金属凸块结构由下而上依次包括金属种子层、金属柱、焊料层；所述硅基本体的侧壁与芯片电极所在的水平面的夹角为α，夹角α取值范围为60°≤α≤120°，所述硅基本体的背面设置导电加强层和包封层，所述导电加强层附着于硅基本体的背面，所述包封层包覆导电加强层并覆盖硅基本体的裸露的背面和侧壁，所述包封层为一体结构，其与介电层或钝化层于两者的交界处密闭连接；所述芯片封装结构的总厚度H为50~300微米。进一步地，所述包封层与介电层于两者的交界处设置密闭连接结构，所述密闭连接结构在介电层和\或硅基本体上呈点状、锯齿状、阶梯状。进一步地，所述包封层与钝化层于两者的交界处设置密闭连接结构，所述密闭连接结构在钝化层和\或硅基本体上呈点状、锯齿状、阶梯状。进一步地，所述导电加强层由上而下依次包括金属种子层、导电金属层。进一步地，所述导电加强层为高分子导电材料或导电纳米材料。进一步地，所述导电加强层完全覆盖硅基本体的背面。进一步地，所述导电加强层部分覆盖硅基本体的背面，其呈复数个同心环状、复数个条形状。本技术的有益效果是：1）、本技术封装的芯片封装结构侧壁设置绝缘保护，避免了因焊锡爬升到硅基本体的侧壁裸露的硅上面而造成的漏电或短路，提高可靠性，改善了芯片的良率；2）、本技术实现的芯片封装结构的金属柱高度尺寸进一步减薄，且采用裸露设计，而硅基本体的四周和背面设置的包封层为一体结构，结构简洁，降低了设计难度，节约了制造成本；3）、本技术采用在晶圆背面设置沟槽，将晶圆分割成芯片单体，并实施芯片单体四周和背面保护技术，这种方法避免了晶圆重构，对于较小芯片来说，有效地提高了产能，进一步降低成本；4）、本技术采用的临时键合技术，解决了薄片的取放问题，有利于便携式电子设备的集成发展，同时实现了封装结构的小型化、薄型化和轻量化。附图说明图1为现有芯片封装结构的剖面示意图；图2为本技术一种芯片封装结构的实施例的正面示意图；图3、4为图2的A-A剖面示意图；图5、6为导电加强层的示意图；图中：硅基本体1芯片电极11钝化层12钝化层开口121导电加强层13包封层3介电层4介电层开口41金属凸块结构5金属种子层51金属柱53焊料层55背面保护层8。具体实施方式现在将在下文中参照附图更加充分地描述本技术，在附图中示出了本技术的示例性实施例，从而本公开将本技术的范围充分地传达给本领域的技术人员。然而，本技术可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。具体实施例，参见图2和图3。其中，图2为本技术一种芯片封装结构的实施例的正面示意图、图3为图2的实施例的A-A剖面示意图。其硅基本体1的正面设置钝化层12并开设钝化层开口121。芯片电极11至少为两个，其中一个为负极，如图2所示，并规则排布。芯片电极11由背面嵌入硅基本体1的正面，钝化层开口121露出芯片电极11的正面。钝化层12的上表面设置介电层4并开设介电层开口41，介电层开口41略小于钝化层开口121，介电层开口41也露出芯片电极11的正面。在芯片电极11的正面设置金属凸块结构5，该金属凸块结构5由下而上依次包括金属种子层51、金属柱53、焊料层55。其中，金属柱53采用裸露设计，一般地，金属柱53的厚度范围为3~10微米。为了在贴装回流工艺中避免电极区域的爬锡现象，起连接固定作用的金属凸块结构5的高度只需略高于介电层4的高度即可，其中以金属柱53的厚度范围3~5微米为佳。如图3所示，金属凸块结构5的高度尺寸尽可能地减薄，节约了制造成本，其简洁的封装结构，也降低了工艺难度，提高了封装的可靠性。硅基本体1的侧壁与芯片电极11所在的水平面的夹角为α，夹角α取值范围为60°≤α≤120°，如图3所示为α=90°。优选地，当90°＜α≤120°时，硅基本体1呈梯台，以有助于提高封装结构的整体稳定性和电性能的可靠性。硅基本体1的四个侧壁和背面设置包封层3，该包封层3由可以起到防水、防潮、防震、防尘、散热、绝缘等作用的包封料形成的。该包封层3以一体结构为佳。介电层4的延展面积大于硅基本体1的延展面积。在包封层3与介电层4的交界处，包封层3与介电层4密闭连接。一般地，在包封层3与介电层4于两者的交界处、在包封层3与硅基本体1于两者的交界处设置密闭连接结构，见图3之I区域，该密闭连接结构呈点状、锯齿状、阶梯状等，以增强交界处的连接强度。或者钝化层12和介电层4的延展面积均大于硅基本体1的延展面积。在包封层3与钝化层12的交界处，包封层3与钝化层12密闭连接。一般地，在包封层3与钝化层12于两者的交界处、在包封层3与硅基本体1于两者的交界处设置密闭连接结构，见图4，该密闭连接结构也可以呈点状、锯齿状、阶梯状等，以增强交界处的连接强度。包封层3使硅基本体1的前后左右四个侧壁及背面均得到物理和电气保护，防止芯片的侧壁接触到了其他芯片的金属凸块而导致失效，避免了外界干扰，提高了其可靠性；同时为侧壁提供绝缘保护，使其不易漏电或短路，改善了芯片贴装良率。为了使封装结构的整体的电场均匀，还可以在硅基本体1的背面设置导电加强层13，该导电加强层13由上而下依次包括金属种子层、导电金属层，金属种子层可以增强导电金属层与硅基本体1的牢固性。当然，导电加强层13也可以使用密度小、易加工、耐腐蚀、可大面积成膜的高分子导电材料或纳米导电材料，其电导率的范围以10-2S/cm～1S/cm为佳。另外，导电加强层13可以完全覆盖硅基本体1的背面，使整体的电场充分均匀。导电加强层13也可以部分覆盖硅基本体1的背面，根据实际需要，通过设计，使其呈复数个同心环状、复数个条形状等结构，如图5和图6所示，在设计满足需要的同时获得满意的功能，提高可靠性能，同时节约材料成本。本技术一种芯片封装结构采用先进的圆片级工艺，可以得到整体厚度50～300微米的封装结构，远比传统的封装结构更薄、更轻、更小。本技术一种芯片封装结构不限于上述优选实施例，本文档来自技高网...

【技术保护点】
一种芯片封装结构，其包括硅基本体（1）和芯片电极（11），所述硅基本体（1）的正面设置钝化层（12）并开设钝化层开口（121），所述芯片电极（11）由背面嵌入于硅基本体（1）的正面，所述钝化层开口（121）露出芯片电极（11）的正面，其特征在于：所述钝化层（12）的上表面设置介电层（4）并开设介电层开口（41），所述介电层开口（41）也露出芯片电极（11）的正面，所述钝化层（12）或介电层（4）的延展面积大于硅基本体（1）的延展面积；所述芯片电极（11）的正面设置金属凸块结构（5），并与芯片电极（11）固连，所述金属凸块结构（5）由下而上依次包括金属种子层（51）、金属柱（53）、焊料层（55）；所述硅基本体（1）的侧壁与芯片电极（11）所在的水平面的夹角为α，夹角α取值范围为60°≤α≤120°，所述硅基本体（1）的背面设置导电加强层（13）和包封层（3），所述导电加强层（13）附着于硅基本体（1）的背面，所述包封层（3）包覆导电加强层（13）并覆盖硅基本体（1）的裸露的背面和侧壁，所述包封层（3）为一体结构，其与介电层（4）或钝化层（12）于两者的交界处密闭连接；所述芯片封装结构的总厚度H为50~300微米。...

【技术特征摘要】
1.一种芯片封装结构，其包括硅基本体（1）和芯片电极（11），所述硅基本体（1）的正面设置钝化层（12）并开设钝化层开口（121），所述芯片电极（11）由背面嵌入于硅基本体（1）的正面，所述钝化层开口（121）露出芯片电极（11）的正面，其特征在于：所述钝化层（12）的上表面设置介电层（4）并开设介电层开口（41），所述介电层开口（41）也露出芯片电极（11）的正面，所述钝化层（12）或介电层（4）的延展面积大于硅基本体（1）的延展面积；所述芯片电极（11）的正面设置金属凸块结构（5），并与芯片电极（11）固连，所述金属凸块结构（5）由下而上依次包括金属种子层（51）、金属柱（53）、焊料层（55）；所述硅基本体（1）的侧壁与芯片电极（11）所在的水平面的夹角为α，夹角α取值范围为60°≤α≤120°，所述硅基本体（1）的背面设置导电加强层（13）和包封层（3），所述导电加强层（13）附着于硅基本体（1）的背面，所述包封层（3）包覆导电加强层（13）并覆盖硅基本体（1）的裸露的背面和侧壁，所述包封层（3）为一体结构，其与介电层（4）或钝化层（...

【专利技术属性】
技术研发人员：张黎，徐虹，陈栋，陈锦辉，赖志明，陈启才，
申请(专利权)人：江阴长电先进封装有限公司，
类型：新型
国别省市：江苏,32