一种相位检测装置制造方法及图纸

本实用新型专利技术公开了一种相位检测装置，其包括信号源A、信号源E、窄脉冲产生器B、窄脉冲宽度展宽电路C和脉冲宽度时间计数器D，该信号源A、信号源E、窄脉冲宽度展宽电路C分别与该窄脉冲产生器B连接，该窄脉冲宽度展宽电路C与该脉冲宽度时间计数器D连接，该窄脉冲产生器B、脉冲宽度时间计数器D分别与一复位信号端Rst连接。本实用新型专利技术结构简单，合理巧妙，把两个信号的相位差通过触发器转化为窄脉冲信号，然后将窄脉冲信号的脉冲宽度放大，再做计数测量，从而计算得出相位差。可以实时对每一个电子器件进行信号相位检测，可以用于实时相位校准、调整高速数字接口的时钟和数据时序，达到最佳的有效采集窗口。

【技术实现步骤摘要】
一种相位检测装置
本技术涉及检测仪表，特别涉及一种相位检测装置。
技术介绍
现有技术中，由于现在很多电子器件的数据和时钟接口速率比较高。对于上数百兆甚至上G的速率，如果要测量时钟到时钟、数据线到时钟的相位关系是比较困难的。在一般的测试环境下，采用示波器测量相位差。但这种检测方式只是通过示波器对样板进行检测，但是对于量产和需要实时检测的情况就不太现实。
技术实现思路
本技术的目的在于，针对上述问题，提供一种相位检测装置。本技术为实现上述目的所采用的技术方案为：一种相位检测装置，其包括信号源A、信号源E、窄脉冲产生器B、窄脉冲宽度展宽电路C和脉冲宽度时间计数器D，该信号源A、信号源E、窄脉冲宽度展宽电路C分别与该窄脉冲产生器B连接，该窄脉冲宽度展宽电路C与该脉冲宽度时间计数器D连接，该窄脉冲产生器B、脉冲宽度时间计数器D分别与一复位信号端Rst连接。所述信号源A、信号源E为ADC器件、逻辑器件、处理器芯片或时钟源。所述窄脉冲宽度展宽电路C包括第一放大器、充电控制器、电容、放电控制器、电阻和第二放大器，该第一放大器、充电控制器、电阻、放电控制器和第二放大器依次连接，该电容的一端连接于该充电控制器与电阻之间，该电容的另一端接地。所述窄脉冲产生器B包括触发器B0、触发器B1、触发器B2、与门和非门，该触发器B0的S端接地，该触发器B0与所述信号源A连接，该触发器B0的Q端与所述触发器B1的S端连接，该触发器B1的Q端与该触发器B2的S端连接，该触发器B1、触发器B2的R端与该复位信号端Rst连接，该触发器B2与所述信号源B连接，该触发器B1的S端与该与门连接，该与门、触发器B2与该非门连接，该非门与所述窄脉冲宽度展宽电路C连接。所述脉冲宽度时间计数器D为逻辑器件或处理器芯片。一种相位检测方法，其包括以下步骤：(1)该信号源A、信号源E分别产生待测量的时钟信号CLK、信号S1，该信号S1为时钟信号或数据信号；(2)信号S1作为触发器B0的时钟端锁存，触发器B0的Q端输出信号Q0后，该信号Q0接入触发器B1的S端，并把信号Q0与时钟信号CLK同步后输出；触发器B1的Q端输出信号Q1，该信号Q1接入触发器B2的S端，用于控制输出的窄脉宽的宽度，设定Ta为我们需要计算的最终结果，窄脉冲产生器B输出给C模块的窄脉冲信号的时间宽度为To＝(N-1)Tclk-Ta，N为触发器的个数，Tclk为一个时钟周期；设定Delta为窄脉冲产生器B输出的窄脉冲经过窄脉冲宽度展宽电路C时间上放大后返回的脉冲，假设窄脉冲宽度展宽电路C的脉冲展宽时间放大倍数为M，返回的脉冲Delta的宽度为Tdelta，则Tdelta＝To*M；Tdelta是窄脉冲产生器B输出信号经过放大数百倍甚至数千倍所得，通过脉冲宽度时间计数器D用高速时钟对此信号的宽度计数，则得出Ta＝(N)Tclk-(Tdelta/M)；Φ＝Ta/Tclk＝(N)Tclk-(Tdelta/M)/Tclk。所述窄脉冲产生器B包括触发器B0、触发器B1、触发器B2、与门和非门，该触发器B0的S端接地，该触发器B0与所述信号源A连接，该触发器B0的Q端与所述触发器B1的S端连接，该触发器B1的Q端与该触发器B2的S端连接，该触发器B1、触发器B2的R端与该复位信号端Rst连接，该触发器B2与所述信号源B连接，该触发器B1的S端与该与门连接，该与门、触发器B2与该非门连接，该非门与所述窄脉冲宽度展宽电路C连接。所述步骤(2)中，触发器B2的Q端输出信号Q2，利用时钟信号CLK同步并延时2个CLK周期，则经过非门输出窄脉冲信号。所述窄脉冲宽度展宽电路C包括第一放大器、充电控制器、电容、放电控制器、电阻和第二放大器，该第一放大器、充电控制器、电阻、放电控制器和第二放大器依次连接，该电容的一端连接于该充电控制器与电阻之间，该电容的另一端接地。所述信号源A、信号源E为ADC器件、逻辑器件、处理器芯片或时钟源。所述脉冲宽度时间计数器D为逻辑器件或处理器芯片。本技术的有益效果为：本技术结构简单，合理巧妙，把两个信号的相位差通过触发器转化为窄脉冲信号，然后将窄脉冲信号的脉冲宽度放大，再做计数测量，从而计算得出相位差。可以实时对每一个电子器件进行信号相位检测，可以用于实时相位校准、调整高速数字接口的时钟和数据时序，达到最佳的有效采集窗口。下面结合附图与实施例，对本技术进一步说明。附图说明图1是本技术的结构框图；图2是本技术中窄脉冲宽度展宽电路C的结构框图；图3是本技术中窄脉冲产生器B的结构框图；图4是本技术工作时的时序图。具体实施方式实施例：如图1至图4所示，本技术一种相位检测装置，其包括信号源A、信号源E、窄脉冲产生器B、窄脉冲宽度展宽电路C和脉冲宽度时间计数器D，该信号源A、信号源E、窄脉冲宽度展宽电路C分别与该窄脉冲产生器B连接，该窄脉冲宽度展宽电路C与该脉冲宽度时间计数器D连接，该窄脉冲产生器B、脉冲宽度时间计数器D分别与一复位信号端Rst连接。所述信号源A、信号源E为ADC器件、逻辑器件、处理器芯片或时钟源。所述窄脉冲宽度展宽电路C包括第一放大器11、充电控制器12、电容13、放电控制器14、电阻15和第二放大器16，该第一放大器11、充电控制器12、电阻15、放电控制器14和第二放大器16依次连接，该电容13的一端连接于该充电控制器12与电阻15之间，该电容13的另一端接地。所述窄脉冲产生器B包括触发器B0、触发器B1、触发器B2、与门21和非门22，该触发器B0的S端接地，该触发器B0与所述信号源A连接，该触发器B0的Q端与所述触发器B1的S端连接，该触发器B1的Q端与该触发器B2的S端连接，该触发器B1、触发器B2的R端与该复位信号端Rst连接，该触发器B2与所述信号源B连接，该触发器B1的S端与该与门21连接，该与门21、触发器B2与该非门22连接，该非门22与所述窄脉冲宽度展宽电路C连接。所述脉冲宽度时间计数器D为逻辑器件或处理器芯片。一种通过前述相位检测装置实施的相位检测方法，其包括以下步骤：(1)该信号源A、信号源E分别产生待测量的时钟信号CLK、信号S1，该信号S1为时钟信号或数据信号；(2)信号S1作为触发器B0的时钟端锁存，触发器B0的Q端输出信号Q0后，该信号Q0接入触发器B1的S端，并把信号Q0与时钟信号CLK同步后输出；触发器B1的Q端输出信号Q1，该信号Q1接入触发器B2的S端，用于控制输出的窄脉宽的宽度，设定Ta为我们需要计算的最终结果，窄脉冲产生器B输出给C模块的窄脉冲信号的时间宽度为To＝(N-1)Tclk-Ta，N为触发器的个数，Tclk为一个时钟周期；设定Delta为窄脉冲产生器B输出的窄脉冲经过窄脉冲宽度展宽电路C时间上放大后返回的脉冲，假设窄脉冲宽度展宽电路C的脉冲展宽时间放大倍数为M，返回的脉冲Delta的宽度为Tdelta，则Tdelta＝To*M；Tdelta是窄脉冲产生器B输出信号经过放大数百倍甚至数千倍所得，通过脉冲宽度时间计数器D用高速时钟对此信号的宽度计数，则得出Ta＝(N)Tclk-(Tdelta/M)；Φ＝Ta/Tclk＝(N)Tclk-(Tdelta/M)/Tclk。图4中，Q2本文档来自技高网...

【技术保护点】
一种相位检测装置，其特征在于，其包括信号源A、信号源E、窄脉冲产生器B、窄脉冲宽度展宽电路C和脉冲宽度时间计数器D，该信号源A、信号源E、窄脉冲宽度展宽电路C分别与该窄脉冲产生器B连接，该窄脉冲宽度展宽电路C与该脉冲宽度时间计数器D连接，该窄脉冲产生器B、脉冲宽度时间计数器D分别与一复位信号端Rst连接。

【技术特征摘要】
1.一种相位检测装置，其特征在于，其包括信号源A、信号源E、窄脉冲产生器B、窄脉冲宽度展宽电路C和脉冲宽度时间计数器D，该信号源A、信号源E、窄脉冲宽度展宽电路C分别与该窄脉冲产生器B连接，该窄脉冲宽度展宽电路C与该脉冲宽度时间计数器D连接，该窄脉冲产生器B、脉冲宽度时间计数器D分别与一复位信号端Rst连接。2.根据权利要求1所述相位检测装置，其特征在于，所述信号源A、信号源E为ADC器件、逻辑器件、处理器芯片或时钟源。3.根据权利要求1所述相位检测装置，其特征在于，所述窄脉冲宽度展宽电路C包括第一放大器、充电控制器、电容、放电控制器、电阻和第二放大器，该第一放大器、充电控制器、电阻、放电控制器和第二放大器依次...

【专利技术属性】
技术研发人员：陈新强，洪少林，吴忠良，
申请(专利权)人：优利德科技中国有限公司，
类型：新型
国别省市：广东,44