制造半导体器件的方法和半导体工件技术

技术编号:15555482 阅读:23 留言:0更新日期:2017-06-09 10:46
本发明专利技术涉及制造半导体器件的方法和半导体工件。在包括第一主表面的半导体衬底中制造半导体器件,该半导体衬底包括芯片区域。制造半导体衬底的方法包括在芯片区域中在第一主表面中形成半导体器件的部件,从半导体衬底的第二主表面去除衬底材料,该第二主表面与第一主表面相对,形成分离沟槽到半导体衬底的第一主表面中,该分离沟槽被置于相邻芯片区域之间。该方法进一步包括在分离沟槽中形成至少一种牺牲材料,以及从沟槽去除该至少一种牺牲材料。

Method of manufacturing semiconductor device and semiconductor workpiece

The present invention relates to a method of manufacturing a semiconductor device and a semiconductor workpiece. A semiconductor device is formed in a semiconductor substrate including a first main surface including a chip region. A manufacturing method of a semiconductor substrate including the chip region in a semiconductor device is formed in a first main surface of the parts, removing the substrate material from the second main surface of the semiconductor substrate, corresponding to the second main surface of the first main surface, a first main surface of the semiconductor substrate to form a trench isolation, the isolation trench is placed between adjacent chip area. The method further includes forming at least one sacrificial material in the separation trench, and removing at least one sacrificial material from the trench.

【技术实现步骤摘要】
制造半导体器件的方法和半导体工件
本公开涉及制造半导体器件的方法以及涉及半导体工件。
技术介绍
功率器件,例如MOS功率晶体管试图实现由区域所定义的小的接通电阻,而当处于关断状态时在同一时间实现高的击穿电压Vds。已提出一些方法来在薄到极薄的衬底上制造这些功率晶体管,该衬底具有小于100μm的厚度,例如70μm或更少,且甚至具有10到20μm的厚度,这取决于器件正被采用的电压等级。根据通常采用的半导体制造工艺,半导体器件的部件通过加工半导体晶片来被加工。制造单个器件后,晶片被分离成单个芯片。当在薄衬底上制造半导体器件时,可能在通过传统分离或切割工艺分离单个芯片时出现问题。
技术实现思路
根据实施例,一种制造半导体器件的方法包括形成分离沟槽到半导体衬底的第一主表面中,在分离沟槽中形成至少一种牺牲材料。该方法进一步包括从半导体衬底的第二主表面去除衬底材料,该第二主表面与第一主表面相对,以便露出沟槽的底侧。该方法进一步包括在已经将衬底材料从第二主表面去除之后,从沟槽的底侧去除所述至少一种牺牲材料。根据实施例,一种半导体工件包括半导体衬底、至少两个芯片区域、芯片区域中的在半导体衬底中形成的半导体器件的部件、以及被置于相邻芯片区域之间的分离沟槽。分离沟槽被形成在半导体衬底的第一主表面中,且从半导体衬底的第一主表面延伸到第二主表面,将该第二主表面与第一主表面相对布置。该分离沟槽被填充有至少一种牺牲材料。根据一个实施例,一种在包括第一主表面的半导体衬底中制造半导体器件的方法,该半导体衬底包括芯片区域,该方法包括:在芯片区域中在第一主表面中形成半导体器件的部件,从半导体衬底的第二主表面去除衬底材料,该第二主表面与第一主表面相对,形成分离沟槽到半导体衬底的第一主表面中,该分离沟槽被置于相邻芯片区域之间,在分离沟槽中形成至少一种牺牲材料,以及从沟槽去除该至少一种牺牲材料。在阅读下面的详细描述,并查看附图时,本领域技术人员将认识到附加的特征和优点。附图说明附图被包括以提供对本专利技术的进一步理解,并被并入本说明书中且构成本说明书的一部分。附图图示了本专利技术的实施例,并与描述一起用来解释本专利技术的原理。本专利技术的其他实施例和预期优点将容易被理解,因为通过参考下面的详细描述,它们变得更好理解。图1A至1J图示了根据一个实施例的制造半导体器件的方法;图2A至2H图示了根据另一个实施例的制造半导体器件的方法;图3A至3E图示了根据一个实施例的制造半导体器件的方法;图4A至4F图示了根据另一个实施例的制造半导体器件的方法;图5示意性图示了根据一个实施例的制造半导体器件的方法;以及图6A和6B示意性图示了根据另一个实施例的制造半导体器件的方法。具体实施方式在下面的详细描述中,对形成其一部分的附图做出参考,并且在附图中以图示的方式示出了其中可实践本专利技术的具体实施例。要理解的是,在不脱离本专利技术的范围的情况下,可以利用其他实施例,并且可做出结构或逻辑改变。例如,为一个实施例说明或描述的特征可用在其他实施例上或与其他实施例一起使用以产生又一个实施例。所意在的是本专利技术包括这样的修改和变化。使用特定的语言来描述示例,其不应该被理解为限制所附权利要求的范围。附图不是按比例的,而是仅出于说明性目的。为清晰起见,如果未另有陈述,在不同附图中,相同元件已由对应的参考标记所指定。术语“具有”、“包含”、“包括”、“含有”等等是开放式的,且该术语指示了所陈述结构、元件或特征的存在,而不排除附加的元件或特征。除非上下文清楚地另有指示,否则冠词“一”、“一个”(a、an)和“该”(the)意在包括复数以及单数。术语“电连接的”描述了电连接的元件之间的永久低欧姆连接,例如所涉及的元件之间的直接接触或经由金属和/或高度掺杂的半导体的低欧姆连接。下面的描述中所用的术语“晶片”、“衬底”或“半导体衬底”可包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和未掺杂半导体、由基底半导体基础支撑的硅的外延层,和其他半导体结构。半导体不需要是硅基的。半导体也可以是硅锗、锗或砷化镓。根据本申请的实施例,一般地,碳化硅(SiC)或氮化镓(GaN)是半导体衬底材料的另一个示例。如本说明书中所使用的术语“垂直”意在描述与半导体衬底或半导体本体的第一表面垂直布置的取向。如本说明书中所使用的术语“横向”和“水平”意在描述与半导体衬底或半导体本体的第一表面平行的取向。这可以是例如晶片或管芯的表面。一般来说,对于图案化材料层,可使用其中提供了合适光致抗蚀剂材料的光刻方法。使用合适的光掩模来光刻地图案化光致抗蚀剂材料。图案化的光致抗蚀剂层可以在后续处理步骤中被用作掩模。例如,如常见的,可在要被图案化的材料层上提供硬掩模层或由诸如氮化硅、多晶硅或碳的合适材料所制成的层。例如,使用蚀刻处理来光刻地图案化硬掩模层。将图案化的硬掩模层作为蚀刻掩模,材料层被图案化。图1A示出了根据一个实施例的半导体工件的横截面视图,其可形成用于实现根据一个实施例的方法的起点。替代地,当根据一个实施例执行该方法时可获得该工件。工件可以包括具有第一主表面110和第二主表面120的半导体衬底100。工件包括芯片区域150和切口区域155。一般来说,在诸如半导体晶片的半导体衬底中,限定了多个芯片区域150,相邻的芯片区域150由切口区域155彼此分离。在每一芯片区域150中形成半导体器件的部件。例如,可在每一芯片区域150中形成晶体管160和其他半导体器件。半导体器件可以包括掺杂区161、导线221或垫,以及绝缘材料。例如,可在半导体衬底100中或与半导体衬底100的第一主表面110相邻的区域中形成半导体器件的部件。半导体器件的另外的部件可被置于半导体衬底100的外部。例如,导线221、接触垫和其他部件可被形成在半导体衬底100上,并且,例如可被置于绝缘层225内。芯片区域150可以进一步包括用至少一种绝缘材料131(诸如氧化硅)填充的隔离沟槽130。另外的绝缘或导电材料132可被置于隔离沟槽130中,由绝缘层131将该另外的绝缘或导电材料132与衬底材料100绝缘。例如,这些隔离沟槽130可将芯片区域150的相邻部分绝缘。根据另外的实施例,具有与隔离沟槽130类似构造的接触沟槽可被置于半导体衬底100内。例如,另外的绝缘或导电材料132可以导电的,使得从第一主表面110到第二主表面120的电接触可通过另外的绝缘或导电材料132实现。例如第一主表面110和第二主表面120之间的距离可少于100μm,例如少于60μm,例如40μm。图1A中所示出的实施例中,绝缘层225被置于半导体衬底100的第一主表面110上。绝缘层225的表面限定了工件200的表面210。此外,在半导体衬底100的背侧上可以布置另外的绝缘层235以便限定工件背侧220。切口区域155内,例如可布置测试结构、垫、接触垫230以便实现根据特定需要的若干功能。例如,用于监测晶片处理方法的测试结构或图案可被置于切口区域155中。图1A中所图示的实施例中,分离沟槽140被置于切口区域155和相邻芯片区域150之间。在半导体衬底100的第一主表面110中形成分离沟槽140。分离沟槽140在与附图的图示平面本文档来自技高网...
制造半导体器件的方法和半导体工件

【技术保护点】
一种制造半导体器件的方法,包括:形成分离沟槽到半导体衬底的第一主表面中;在所述分离沟槽中形成至少一种牺牲材料;在所述半导体衬底中形成隔离沟槽,在所述隔离沟槽中填充至少一种绝缘材料,其中通过联合蚀刻来形成所述分离沟槽和所述隔离沟槽;从所述半导体衬底的第二主表面去除衬底材料,所述第二主表面与所述第一主表面相对,以便露出所述沟槽的底侧;以及在已经将所述衬底材料从所述第二主表面去除之后,从所述沟槽的底侧去除所述至少一种牺牲材料。

【技术特征摘要】
2012.12.17 US 13/7169671.一种制造半导体器件的方法,包括:形成分离沟槽到半导体衬底的第一主表面中;在所述分离沟槽中形成至少一种牺牲材料;在所述半导体衬底中形成隔离沟槽,在所述隔离沟槽中填充至少一种绝缘材料,其中通过联合蚀刻来形成所述分离沟槽和所述隔离沟槽;从所述半导体衬底的第二主表面去除衬底材料,所述第二主表面与所述第一主表面相对,以便露出所述沟槽的底侧;以及在已经将所述衬底材料从所述第二主表面去除之后,从所述沟槽的底侧去除所述至少一种牺牲材料。2.根据权利要求1的方法,其中用所述至少一种牺牲材料来完全填充所述分离沟槽。3.根据权利要求1的方法,其中所述牺牲材料包括与所述分离沟槽的侧壁相邻的第一牺牲层,以及不同于所述第一牺牲层的第二牺牲层,所述第一牺牲层由绝缘材料制成。4.根据权利要求3的方法,其中去除至少一种牺牲材料包括去除所述第二牺牲层。5.根据权利要求3的方法,其中去除至少一种牺牲材料包括去除所述第一牺牲层。6.根据权利要求1的方法,进一步包括形成与所述第一主表面相邻的至少一个晶体管,其中形成所述分离沟槽是在形成所述晶体管之前完成的。7.根据权利要求1的方法,进一步包括在从所述分离沟槽去除所述至少一种牺牲材料之前,在所述第一主表面上形成至少一个附加层以便限定工件表面,将所述半导体衬底附着到前侧载体,使得所述工件表面与所述前侧载体相邻。8.根据权利要求7的方法,进一步包括:在所述半导体衬底的第二主表面上形成至少一个层以便限定工件背侧;以及在从所述分离沟槽去除所述至少一种牺牲材料之后,将所述半导体衬底附着到背侧载体,使得所述工件背侧被附着到所述背侧载体。9.根据权利要求8的方法,其中将所述半导体衬底附着到所述背侧载体是在从所述分离沟槽去除至少一种牺牲材料之后完成的。10.根据权利要求7的方法,其中当所述前侧载体被附着到所述半导体衬底时,所述工件表面具有平面表面。11.根据权利要求7的方法,其中当所述前侧载体被附着到所述半导体衬底时,所述工件表面是非平面表面。12.根据权利要求4的方法,进一步包括在去除所述第二牺牲层之前在所述第二主表面上形成并图案化另一绝缘层,其中所述另一绝缘层以使得所述第二主表面在相邻分离沟槽之间的部分中被所述另一绝缘层所完全覆盖的方式被图案化。13.根据权利要求1的方法,...

【专利技术属性】
技术研发人员:G埃伦特劳特P加尼策尔A迈泽尔M珀尔茨尔M聪德尔
申请(专利权)人:英飞凌科技奥地利有限公司
类型:发明
国别省市:奥地利,AT

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1