The invention discloses a multi channel water channel with FIR filter, including device, zero order filter unit, a plurality of series universal filter unit and channel separation device, M input data through the channel after merging into one output device; an output signal of zero order filter unit into the buffer shifter the buffer shift into the second multiplier, multiplication coefficient of the output signal and the second storage unit, the output to the multiplication output registers, another output signal after delay and zero order filter unit by the adder together, then output to add output register; channel split device for extracting M data output from the serial parallel filtering of signals. The invention has the advantages of high calculation efficiency, support input data interruption transmission, simple cascade mode, easy expansion of orders, and high versatility.
【技术实现步骤摘要】
本专利技术涉及滤波器
,尤其涉及一种多通道流水FIR滤波器。
技术介绍
随着雷达、通信等领域对宽带系统的需求不断增加,宽带数字阵列处理技术被广泛应用。对于宽带数字阵列系统,为了补偿通道间频率响应的失配,需要在每个通道中串联一个数字FIR均衡滤波器,使得所有通道的频率响应一致。为保证系统实时性,数字FIR均衡滤波器通常通过FPGA或者专用ASIC实现。传统N阶FIR时域常通过串联的N个乘加器实现流水计算,乘加器的主频与输入有效数据率保持一致。但由于数字阵列的实际数据率因系统而异,随着集成电路的飞速发展,FPGA尤其是ASIC的主频越来越高,典型的ASIC的工作主频可高达1GHz以上,实际输入数据率仅百M量级,典型的如200M。显然,对于工作在1GHz主频的乘加器,在处理200MHz输入数据时,会有80%的时间处于空闲状态,运算效率极低。因此,有必要基于分时复用原理,设计一种多通道流水FIR滤波器,实现多个通道FIR滤波的分时计算,从而充分发挥高工作主频的优势,提高运算效率。
技术实现思路
本专利技术提供一种多通道流水FIR滤波器(MCP-FIR,Multi-ChannelPipelineFIR),并开发同时适用于FPGA和专用ASIC的MCP-FIR滤波器模块。目的是根据工作主频和实际输入数据率的关系,通过一组高主频乘加器的分时计算,完成多个通道的流水FIR滤波,通道数可动态配置。一种多通道流水FIR滤波器,依次包括通道合并装置、零级滤波单元、若干个串联的通用滤波单元和通道拆分装置,M路输入数据经所述通道合并装置后合并为一路输出,M为大于或等于1的整数; ...
【技术保护点】
一种多通道流水FIR滤波器,其特征在于:依次包括通道合并装置、零级滤波单元、若干个串联的通用滤波单元和通道拆分装置,M路输入数据经所述通道合并装置后合并为一路输出,M为大于或等于1的整数;所述零级滤波单元包括第一乘法器、零级系数存储单元、第一输入寄存器组、第一输出寄存器组和第一控制寄存器组,所述零级系数存储单元和输入寄存器组的输出信号作为所述乘法器的输入进行相乘,结果进入输出寄存器组;所述通用滤波单元包括第二乘法器、第一加法器、缓冲移位器、第二系数存储单元、乘法输出寄存器、加法输出寄存器组和第二控制寄存器组,所述零级滤波单元的一路输出信号进入所述缓冲移位器,经缓冲移位进入到所述第二乘法器,与所述第二系数存储单元的输出信号进行乘法运算,结果输出至乘法输出寄存器组,延迟后的信号与所述零级滤波单元的另一路输出信号经所述加法器进行相加,再输出到加法输出寄存器组;所述加法输出寄存器组和所述缓冲移位器的输出信号进入下一个通用滤波单元,依次级联;所述通道拆分装置,用于从串行的滤波信号中提取出并行的M路数据输出。
【技术特征摘要】
1.一种多通道流水FIR滤波器,其特征在于:依次包括通道合并装置、零级滤波单元、若干个串联的通用滤波单元和通道拆分装置,M路输入数据经所述通道合并装置后合并为一路输出,M为大于或等于1的整数;所述零级滤波单元包括第一乘法器、零级系数存储单元、第一输入寄存器组、第一输出寄存器组和第一控制寄存器组,所述零级系数存储单元和输入寄存器组的输出信号作为所述乘法器的输入进行相乘,结果进入输出寄存器组;所述通用滤波单元包括第二乘法器、第一加法器、缓冲移位器、第二系数存储单元、乘法输出寄存器、加法输出寄存器组和第二控制寄存器组,所述零级滤波单元的一路输出信号进入所述缓冲移位器,经缓冲移位...
【专利技术属性】
技术研发人员:李世平,陈铠,周海斌,何国强,
申请(专利权)人:中国电子科技集团公司第十四研究所,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。