一种FPD‑LINK视频传输中视频控制信号的解码电路制造技术

技术编号:15555058 阅读:224 留言:0更新日期:2017-06-08 15:57
本发明专利技术公开了一种FPD‑LINK视频传输中视频控制信号的解码电路,包括:计数器,以一固定周期循环计数;DCA信号寄存提取单元,将DCA位串行数据按照所述固定周期进行存储,当所述DCA位串行数据存储有同步序列时,在当前固定周期内将视频有效数据选通信号DE、行场信号的状态信息与上升下降沿处的定位信息发出;解码模块,接收所述定位信息转换成八位数据;状态解码位置寄存单元,用于存储所述八位数据;状态恢复单元,用于根据所述定位信息恢复出来视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS 信号。本发明专利技术能够解码DCA位串行信号,使输入的FPD‑LINK LVDS信号能正常被解码。

A video decoding circuit of control signal FPD LINK in video transmission

The invention discloses a video decoding circuit, a control signal FPD LINK video transmission includes a counter, a fixed cycle count; DCA signal deposit extraction unit, the DCA bit serial data according to the fixed period of storage, when the DCA bit serial number according to the stored synchronization sequence, in the video data strobe signal DE, field condition information and increased signal drop along the current location information issued in the fixed period; the decoding module receives the location information into eight bit data; decoding state position register unit, for storing the eight bit data; state recovery unit, according to the positioning information is effectively recovered video data strobe signal DE, video for HS synchronization signal and video signal field synchronization signal VS. The invention is capable of decoding DCA bit serial signal, the FPD LINK input LVDS signal can normally be decoded.

【技术实现步骤摘要】

本专利技术涉及FPD-LINKIILVDS视频传输
,特别是涉及一种FPD-LINK视频传输中视频控制信号的解码电路。
技术介绍
串行有效负载优化了FPD-LINK系列的不同芯片组,同时也优化他们支持的那些应用。常见的串行有效负载的参考解释就像28位串行帧。28位串行帧的组成为:24位数据位、2位嵌入式时钟信息和2位用于链接的串行控制位。因此,对于每24位的数据,实际发生的是28位串行位。这因而,基本链接的效率为24/28(86%)。24位数据被修改为平衡的、随机的和加扰的数据,这样做是为了支持链接上的交流耦合,并在传送相对静态的数据时,有助于减少ISI(码间干扰)的影响。两个时钟位是固定的,一位高(C1),一位低(C0)。两个串行控制位通常被标注为DCA(A)和DCB(B),用于给DES提供信息以恢复数据、链接状态和模式。DCA位支持24位RGB芯片组对串行数据流里的视频同步信号的状态进行编码。DCA位对恢复数据起着关键的作用,而DCA编码方式提供接收端解码的规则。
技术实现思路
本专利技术的目的在于克服现有技术的不足,提供一种FPD-LINK视频传输中视频控制信号的解码电路,能够解码DCA位串行信号,使输入的FPD-LINKLVDS信号能正常被解码。本专利技术的目的是通过以下技术方案来实现的:一种FPD-LINK视频传输中视频控制信号的解码电路,包括:计数器,以一固定周期循环计数;DCA信号寄存提取单元,将DCA位串行数据按照所述固定周期进行存储,当所述DCA位串行数据中有同步序列时,在当前固定周期内将视频有效数据选通信号DE和行场信号的状态信息、以及视频有效数据选通信号DE和行场信号上升下降沿处的定位信息发出;解码模块,接收所述DCA信号寄存提取单元发出的定位信息转换成八位数据;状态解码位置寄存单元,用于存储所述解码模块得到的八位数据;状态恢复单元,用于根据所述状态解码位置寄存单元中存储的定位信息恢复出来视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS。优选的,所述DCA信号寄存提取单元包括:存储模块,用于将所述DCA位串行数据按照所述固定周期进行存储;同步序列检测模块,用于检测所述DCA位串行数据中是否有同步序列;数据转换模块,用于在所述DCA位串行数据中有同步序列时,将视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS的状态信息,以及视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS的上升下降沿对应的计数器数值寄存成十位数据;定位模块,用于在所述DCA为信号中有同步序列时,在当前固定周期内将DE和行场信号的状态信息、以及DE和行场信号上升下降沿处的定位信息发出。优选的,所述解码模块为10B-8B解码模块。优选的,所述固定周期为130。本专利技术的有益效果是:本专利技术能够解码DCA位串行信号,使输入的FPD-LINKLVDS信号能正常被解码。附图说明图1为本专利技术一种FPD-LINK视频传输中视频控制信号的解码电路的电路框图;图2为固定周期内DCA位串行数据的示意图;图3为状态解码位置寄存单元的示意图;图4为状态恢复单元所恢复信号之间的一个关系图;图5为状态恢复单元所恢复信号之间的又一个关系图;图6为状态恢复单元所恢复信号之间的又一个关系图。具体实施方式下面结合附图进一步详细描述本专利技术的技术方案,但本专利技术的保护范围不局限于以下所述。如图1所示,一种FPD-LINK视频传输中视频控制信号的解码电路,包括计数器、DCA信号寄存提取单元、解码模块、状态解码位置寄存单元和状态恢复单元。所述计数器以一固定周期循环计数,即该计数器以一固定值为周期循环计数,比如以130为周期进行循环计数。所述DCA信号寄存提取单元,将DCA位串行数据按照所述固定周期进行存储,当所述DCA位串行数据中有同步序列时,在当前固定周期内将视频有效数据选通信号DE和行场信号的状态信息、以及视频有效数据选通信号DE和行场信号上升下降沿处的定位信息发出。具体的,所述DCA信号寄存提取单元包括存储模块、同步序列检测模块、数据转换模块和定位模块。存储模块用于将所述DCA位串行数据按照所述固定周期进行存储;同步序列检测模块用于检测所述DCA位串行数据中是否有同步序列;数据转换模块用于在所述DCA位串行数据中有同步序列时,将视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS的状态信息,以及视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS的上升下降沿对应的计数器数值寄存成十位数据;定位模块用于在所述DCA为信号中有同步序列时,在当前固定周期内将视频有效数据选通信号DE和行场信号的状态信息、以及视频有效数据选通信号DE和行场信号上升下降沿处的定位信息发出。所述解码模块接收所述DCA信号寄存提取单元发出的定位信息转换成八位数据,其中解码模块采用10B-8B解码模块。如图2所示,在固定周期内所获取的信息按一定顺序编码,即state_code、HS_LOC1、HS_LOC2、VS_LOC1、DE_LOC1、DE_LOC2、0、0、0、252、252、252、252,上述数据都是10B-8B解码模块进行解码转换后得到的8位比特数据,DCA位串行输入即按上述数据高位依次进行串行输入。状态解码位置寄存单元用于存储所述解码模块得到的八位数据。如图3所示,视频行同步信号HS和视频有效数据选通信号DE分别有3比特状态编码信息,视频场同步信号VS有2位状态编码信息,组成一个8位的寄存器信息state_code。同时HS_LOC1、HS_LOC2、DE_LOC1、DE_LOC2和VS_LOC1也是8位计数器数值;以上这些数据是经过10B-8B解码模块解码转换后得到的。状态恢复单元用于根据所述状态解码位置寄存单元中存储的定位信息恢复出来视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS。如图4、图5和图6所示,以固定周期为130为例,视频行同步信号HS和视频有效数据选通信号DE在固定周期内有6个状态,即先下降后上升、先上升后下降、单个下降沿、单个上升沿、高电平状态和低电平状态,分别对应编码为3比特数据100、101、010、011、001和000,同时由内部计数器记录出现下降沿和上升沿的位置,由图中HS_LOC1和HS_LOC2来表示视频行同步信号HS出现沿信息的位置,图中DE_LOC1和DE_LOC2来表示视频有效数据选通信号DE出现沿信息的位置。视频场同步信号VS在固定周期内只有4个状态,即单个下降沿、单个上升沿、高电平状态和低电平状态,分别对应编码为2比特数10、11、01和00,同时由内部计数器记录出现下降沿或上升沿的位置,由图中的VS_LOC1来表示视频场同步信号VS出现沿信息的位置。以上所述仅是本专利技术的优选实施方式,应当理解本专利技术并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本专利技术的精神和范围,则都应在本专利技术所附权利要求的保护范围内。本文档来自技高网...
一种<a href="http://www.xjishu.com/zhuanli/62/201710141522.html" title="一种FPD‑LINK视频传输中视频控制信号的解码电路原文来自X技术">FPD‑LINK视频传输中视频控制信号的解码电路</a>

【技术保护点】
一种FPD‑LINK视频传输中视频控制信号的解码电路,其特征在于,包括:计数器,以一固定周期循环计数;DCA信号寄存提取单元,将DCA位串行数据按照所述固定周期进行存储,当所述DCA位串行数据中有同步序列时,在当前固定周期内将视频有效数据选通信号DE和行场信号的状态信息、以及视频有效数据选通信号DE和行场信号上升下降沿处的定位信息发出;解码模块,接收所述DCA信号寄存提取单元发出的定位信息转换成八位数据;状态解码位置寄存单元,用于存储所述解码模块得到的八位数据;状态恢复单元,用于根据所述状态解码位置寄存单元中存储的定位信息恢复出来视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS。

【技术特征摘要】
1.一种FPD-LINK视频传输中视频控制信号的解码电路,其特征在于,包括:计数器,以一固定周期循环计数;DCA信号寄存提取单元,将DCA位串行数据按照所述固定周期进行存储,当所述DCA位串行数据中有同步序列时,在当前固定周期内将视频有效数据选通信号DE和行场信号的状态信息、以及视频有效数据选通信号DE和行场信号上升下降沿处的定位信息发出;解码模块,接收所述DCA信号寄存提取单元发出的定位信息转换成八位数据;状态解码位置寄存单元,用于存储所述解码模块得到的八位数据;状态恢复单元,用于根据所述状态解码位置寄存单元中存储的定位信息恢复出来视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS。2.根据权利要求1所述的一种FPD-LINK视频传输中视频控制信号的解码电路,其特征在于,所述DCA信号寄存提取单元包括:存储模块,...

【专利技术属性】
技术研发人员:陈庆华
申请(专利权)人:成都振芯科技股份有限公司
类型:发明
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1