沟槽功率器件制造技术

本实用新型专利技术揭示了一种沟槽功率器件。本实用新型专利技术提供的一种沟槽功率器件，通过在第一沟槽和第二沟槽的上部形成具有一定厚度第一介质层，使得沟槽栅极区域距离半导体衬底表面有一定距离，再进行接触孔刻蚀时，可以使接触孔的线宽进一步做的更小。从而在现有光刻设备条件下实现更小线宽和更大的套刻余量，进而实现更小线宽的器件结构的生产，同时使产品的参数和可靠性满足要求。

Trench power device

The utility model discloses a trench power device. A trench power device provided by the utility model, the upper part in the first and second trenches through the first dielectric layer is formed with a certain thickness, the trench gate region from the surface of the semiconductor substrate to a certain distance, then contact hole etching, the linewidth of a contact hole further smaller. Thus, under the existing lithography equipment conditions, a smaller line width and a larger set margin can be realized, and the production of a device with a smaller linewidth can be realized, and the parameters and the reliability of the product can be satisfied.

【技术实现步骤摘要】
沟槽功率器件
本技术涉及半导体设备领域，特别是涉及一种沟槽功率器件。
技术介绍
功率器件可分为功率IC(集成电路)器件和功率分立器件两类，功率分立器件又包括功率MOSFET(金属-氧化物半导体场效应晶体管)、大功率晶体管和IGBT(绝缘栅双极型晶体管)等器件。早期功率器件均是基于平面工艺生产，但随着半导体技术的发展，小尺寸、大功率、高性能成为了主要的发展趋势。以平面工艺MOSFET器件为例，由于其本身体内JFET(结型场效应晶体管)寄生电阻的限制，单个原胞的面积减小有限，这样就使增加原胞密度变得很困难，很难使平面工艺MOSFET的导通电阻(RDSON)进一步减小。沟槽工艺由于将沟道从水平变成垂直，消除了平面结构寄生JFET电阻的影响，使元胞尺寸大大缩小，在此基础上可增加原胞密度，提高单位面积芯片内沟道的总宽度，就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化，实现了更小尺寸的管芯拥有更大功率和高性能的目标，因此沟槽工艺越来越多运用于新型功率器件中。随着半导体技术的发展，为了实现更低的成本优势以及最小线宽持续变小，现有典型的沟槽功率器件中沟槽和接触孔的线宽变小，Pitch(节距)宽度同时压缩，使得接触孔和栅极沟槽间的间距变窄，此时如果接触孔的线宽做不到足够小，对偏精度就不能满足余量要求，进而出现对偏等工艺问题，将会直接导致器件的结构难以实现，进而导致Vth(阈值电压)、BVds(漏源击穿电压)、Rdson甚至GS短路(栅源短路)等参数异常，形成可靠性风险。图1所示为现有技术中沟槽功率器件中MOSFET在光刻设备极限能力下容易出现的问题示意图。其中，A区域代表的是接触孔4的正常形貌，此时接触孔4在半导体衬底1表面形成的线宽为d1，接触孔4与其相邻的沟槽5的间距分别为a1和a2。当d1的宽度在光刻设备的能力范围内时，其接触孔4不会出现曝光不足、分辨率不佳等导致的形貌问题。当设备套刻能力较佳的情况下，a1和a2均能满足产品设计的对偏余量范围，︱a1-a2︱越小越好，当a1-a2＝0时，说明对准精度最佳，套刻能力最佳。B区域代表的是当接触孔4的光刻线宽按设备极限能力设计但仍然不满足预定的线宽设计要求，最终使接触孔4和沟槽5内的栅氧3、多晶硅2将要接触甚至已经接触上时的异常形貌。此时接触孔4在半导体衬底1表面形成的线宽为d2，接触孔4与其相邻的沟槽5的间距分别为b1和b2。当b1和b2均小于产品允许的间距要求时，会出现Vth、BVds、Rdson等参数异常，存在可靠性风险。当b1和b2已经无限小甚至为负数时候，接触孔4已经和沟槽5内的栅氧3、多晶硅2接触，会出现GS短路等参数异常。这是典型的线宽偏大、设备能力不能满足产品更小尺寸加工的失效情况。C区域代表的是当接触孔4的光刻线宽满足小线宽要求，但光刻设备套刻能力不能满足产品结构要求，最终使接触孔4不在左右沟槽5的中间导致参数异常的结构形貌。此时接触孔4在半导体衬底1表面形成的线宽为d3，接触孔4与其相邻的沟槽5的间距分别为c1和c2，其中，c1远大于产品设计的对偏余量范围，c2又小于产品设计的对偏余量范围甚至接触孔4无限接近沟槽5内的栅氧3、多晶硅2，也容易出现Vth、BVds、Rdson甚至GS短路等参数异常。这是典型的光刻设备线宽能力正常但套刻精度不能满足产品更小尺寸的失效情况。如果在C区域中，c1和c2均在产品设计的对偏范围内则可以避免各种失效。因此，如何在现有光刻设备条件下实现更小线宽，保证接触孔到槽栅结构的间距，从而使接触孔与沟槽套刻有足够的余量，从而实现更小线宽的器件结构的生产，同时使产品的参数和可靠性满足要求，是本
人员所要研究的内容。
技术实现思路
本技术的目的在于提供一种沟槽功率器件，在现有光刻设备条件下实现更小线宽和更大的套刻余量，从而实现更小线宽的器件结构的生产，同时使产品的参数和可靠性满足要求。为解决上述技术问题，本技术提供一种沟槽功率器件，包括：半导体衬底；位于所述半导体衬底中的第一沟槽和第二沟槽；位于所述半导体衬底上及所述第一沟槽和第二沟槽的侧壁和底壁上的栅介电层；位于所述第一沟槽和第二沟槽中的栅极材料层，位于所述第一沟槽和第二沟槽中的栅极材料层上的第一介质层；位于所述半导体衬底中第一沟槽和第二沟槽两侧的P阱；位于所述半导体衬底中第一沟槽和第二沟槽两侧所述P阱上的N型区；位于所述半导体衬底上的覆盖介质层；接触孔，所述接触孔贯穿所述覆盖介质层、所述栅介电层及所述半导体衬底，所述接触孔位于所述第一沟槽两侧和所述第二沟槽中；位于所述接触孔底部的P型区。可选的，对于所述的沟槽功率器件，所述第一沟槽的宽度为0.05μm-1μm，深度为0.1μm-10μm；所述第二沟槽的宽度为0.5μm-5μm，深度为0.1μm-50μm。可选的，对于所述的沟槽功率器件，所述栅极材料层上表面低于所述半导体衬底表面的距离为小于等于0.8μm。可选的，对于所述的沟槽功率器件，所述第一介质层为二氧化硅介质层、氮化硅介质层、氮氧化硅介质层、多晶硅介质层的一种或多种组合。可选的，对于所述的沟槽功率器件，所述覆盖介质层包括覆盖所述半导体衬底的第二介质层。可选的，对于所述的沟槽功率器件，所述覆盖介质层还包括覆盖所述第二介质层的第三介质层。可选的，对于所述的沟槽功率器件，所述第二介质层为不掺杂的二氧化硅介质层、氮化硅介质层、氮氧化硅介质层的一种或多种组合；所述第三介质层为硼磷硅玻璃介质层。可选的，对于所述的沟槽功率器件，所述第三介质层中硼的质量百分比为1～5％，磷的质量百分比为2～6％。可选的，对于所述的沟槽功率器件，所述第二介质层的厚度为所述第三介质层的厚度为可选的，对于所述的沟槽功率器件，所述接触孔的侧壁与底壁的延长线呈80°-89°角，所述接触孔的深度小于等于1μm。可选的，对于所述的沟槽功率器件，还包括：位于所述覆盖介质层上的金属层，所述金属层填充所述接触孔；以及位于所述金属层上的钝化层。与现有技术相比，本技术提供的一种沟槽功率器件，通过在第一沟槽和第二沟槽的上部形成具有一定厚度第一介质层，使得沟槽栅极区域距离半导体衬底表面有一定距离，再进行接触孔刻蚀，可以使接触孔的线宽进一步做的更小。从而在现有光刻设备条件下实现更小线宽和更大的套刻余量，进而实现更小线宽的器件结构的生产，同时使产品的参数和可靠性满足要求。附图说明图1为现有技术中沟槽功率器件中MOSFET在光刻设备极限能力下容易出现的问题示意图；图2为本技术一实施例中的沟槽功率器件制作方法的流程图；图3-11为本技术实施例一实施例中的沟槽功率器件的制作过程中的结构示意图。具体实施方式下面将结合示意图对本技术的沟槽功率器件及制作方法进行更详细的描述，其中表示了本技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本技术，而仍然实现本技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本技术的限制。在下列段落中参照附图以举例方式更具体地描述本技术。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地本文档来自技高网...

【技术保护点】
一种沟槽功率器件，包括：半导体衬底；位于所述半导体衬底中的第一沟槽和第二沟槽；位于所述半导体衬底上及所述第一沟槽和第二沟槽的侧壁和底壁上的栅介电层；位于所述第一沟槽和第二沟槽中的栅极材料层，位于所述第一沟槽和第二沟槽中的栅极材料层上的第一介质层；位于所述半导体衬底中第一沟槽和第二沟槽两侧的P阱；位于所述半导体衬底中第一沟槽和第二沟槽两侧所述P阱上的N型区；位于所述半导体衬底上的覆盖介质层；接触孔，所述接触孔贯穿所述覆盖介质层、所述栅介电层及所述半导体衬底，所述接触孔位于所述第一沟槽两侧和所述第二沟槽中；位于所述接触孔底部的P型区。

【技术特征摘要】
1.一种沟槽功率器件，包括：半导体衬底；位于所述半导体衬底中的第一沟槽和第二沟槽；位于所述半导体衬底上及所述第一沟槽和第二沟槽的侧壁和底壁上的栅介电层；位于所述第一沟槽和第二沟槽中的栅极材料层，位于所述第一沟槽和第二沟槽中的栅极材料层上的第一介质层；位于所述半导体衬底中第一沟槽和第二沟槽两侧的P阱；位于所述半导体衬底中第一沟槽和第二沟槽两侧所述P阱上的N型区；位于所述半导体衬底上的覆盖介质层；接触孔，所述接触孔贯穿所述覆盖介质层、所述栅介电层及所述半导体衬底，所述接触孔位于所述第一沟槽两侧和所述第二沟槽中；位于所述接触孔底部的P型区。2.如权利要求1所述的沟槽功率器件，其特征在于，所述第一沟槽的宽度为0.05μm-1μm，深度为0.1μm-10μm；所述第二沟槽的宽度为0.5μm-5μm，深度为0.1μm-50μm。3.如权利要求1所述的沟槽功率器件，其特征在于，所述栅极材料层上表面低于所述半导体衬底表面的距离为小于等于0.8μm。4....

【专利技术属性】
技术研发人员：杨彦涛，向璐，赵金波，赵学锋，李立文，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：新型
国别省市：浙江,33