集成电路测试装置及其导电体组件制造方法及图纸

本发明专利技术公开一种集成电路测试装置的导电体组件，用于集成电路测试装置中以电性导通待测试集成电路和测试用印制电路板，所述导电体组件包括探针安装块及多个探针，所述探针安装块设有贯穿其上表面和下表面的多个安装孔，所述多个探针分别对应插设于所述多个安装孔内，所述探针安装块包括由导电材料形成的电信号屏蔽结构，用于对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰。本发明专利技术还公开一种采用所述导电体组件的集成电路测试装置。本发明专利技术能够实现对高频信号的有效测试，并且具备低成本的优点。

Integrated circuit test device and its conductor assembly

The conductive component of the invention discloses a device for testing integrated circuit, integrated circuit testing device to be electrically conductive with printed circuit board and integrated circuit testing, the conductor assembly includes a probe mounting block and a plurality of probe, the probe mounting block is arranged through the upper and lower surfaces a plurality of mounting holes, wherein a plurality of probes respectively inserted into the plurality of mounting holes, the probe mounting block comprises an electrical signal shielding structure formed by an electrically conductive material, for electrical signal through of each probe in the shield to prevent the electrical signal through a plurality of probe in mutual interference. The invention also discloses an integrated circuit test device adopting the conductor component. The invention can effectively test the high frequency signal and has the advantages of low cost.

【技术实现步骤摘要】

本专利技术涉及集成电路测试
，尤其涉及一种集成电路测试装置及其导电体组件。
技术介绍
随着集成电路特征尺寸的减小、集成规模的扩大和时钟频率的提高，信号连接线上的互连效应已成为影响电路信号完整性以及系统整体性能的主要因素。在高速电路中，由于趋肤效应，边缘效应以及衬底损耗等因素的影响，互连线的分布参数随频率变化的现象越来越普遍。对测试技术的要求也越来越高。针对高频集成电路的测试则必须采用专用的高频导电体来测试，这类集成电路测试装置价格极高，给相关测试企业带测试成本的增加。
技术实现思路
本专利技术的主要目的在于提供一种集成电路测试装置，通过对其导电体组件进行改进，以实现对高频信号的有效测试，并使集成电路测试装置具备低成本的优点。为了实现上述目的，本专利技术提供一种集成电路测试装置的导电体组件，用于集成电路测试装置中以电性导通待测试集成电路和测试用印制电路板，所述导电体组件包括探针安装块及多个探针，所述探针安装块设有贯穿其上表面和下表面的多个安装孔，所述多个探针分别对应插设于所述多个安装孔内，所述探针安装块包括由导电材料形成的电信号屏蔽结构，用于对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰。优选地，所述探针安装块由导电材料制成，所述探针安装块与所述探针之间绝缘。优选地，所述探针安装块于所述安装孔的内壁面形成有内绝缘层，和/或所述探针的外周面形成有外绝缘层。优选地，所述探针安装块的上表面和下表面分别形成有第一绝缘层和第二绝缘层。优选地，所述探针安装块包括上安装板和下安装板，所述探针的中部夹设在所述上安装板和下安装板之间，所述探针的上、下两端分别突出于所述上安装板和下安装板。优选地，所述导电体组件还包括限位挡板，所述探针安装块的上表面和/或下表面设有所述限位挡板，所述限位挡板上对应所述安装孔设有供所述探针的端部穿过的限位孔，以对所述探针进行定位和限位。优选地，所述限位挡板由绝缘材料制成；或者所述限位挡板包括交替叠合在一起的导电层和绝缘层，所述限位孔贯穿所述导电层和绝缘层，所述绝缘层中于每一个安装孔的周边分布有与所述导电层相垂直的多个导电柱，所述多个导电柱与所述导电层导电连接。优选地，所述导电层的层数为至少两层，相邻的导电层之间通过所述导电柱导电连接。优选地，所述探针安装块包括交替叠合在一起的导电层和绝缘层，所述安装孔贯穿所述导电层和绝缘层，所述导电层的层数为至少两层，相邻的导电层之间导通。优选地，相邻的导电层之间通过与所述导电层相垂直的导电柱进行导电连接，每一个安装孔的周边分布有多个导电柱。优选地，所述探针安装块包括上安装板和下安装板，所述探针的中部夹设在所述上安装板和下安装板之间，所述探针的上、下两端分别突出于所述上安装板和下安装板。为了实现上述目的，本专利技术还提供一种集成电路测试装置，包括压紧机构及用于放置待测集成电路的限位框，所述集成电路测试装置还包括前述的导电体组件，所述导电体组件的探针的下端用于与测试用印制电路板导电接触，所述限位框设于所述导电体组件导电体组件上侧，所述压紧机构设于所述限位框的上方以用于压紧待测集成电路使待测集成电路的引脚与对应的探针导电接触。优选地，在对待测集成电路进行电性能测试时，所述导电体组件的电信号屏蔽结构同时与待测集成电路的地线及测试用印制电路板的地线连接。本专利技术集成电路测试装置的导电体组件，通过在探针安装块上设置由导电材料形成的电信号屏蔽结构，用来对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰，从而极大地降低待测集成电路300引脚的高频信号的传输损耗，把各引脚间的信号干扰降到最低，并且降低了集成电路测试装置的设计难度，实现低成本的方式来对高频信号进行测试。附图说明图1为本专利技术集成电路测试装置的导电体组件第一实施例的组装剖视图。图2为图1所示导电体组件中探针安装块的结构示意图。图3为图1所示导电体组件的分解图。图4为本专利技术集成电路测试装置的导电体组件第二实施例的组装剖视图，其中未示出探针。图5为本专利技术集成电路测试装置的导电体组件第三实施例的组装剖视图，其中未示出探针。图6为本专利技术集成电路测试装置的导电体组件第四实施例的组装剖视图，其中未示出探针。图7为本专利技术集成电路测试装置的导电体组件第五实施例的组装剖视图，其中未示出探针。图8为图7沿A-A线的剖视图。图9为本专利技术集成电路测试装置的导电体组件第六实施例的组装剖视图，其中未示出探针。图10为图9沿B-B线的剖视图。图11为图9所示导电体组件的分解图。图12为本专利技术集成电路测试装置一实施例的组装示意图，其中部分剖视。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施方式仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供一种集成电路测试装置的导电体组件，用于集成电路测试装置中以电性导通待测试集成电路和测试用印制电路板，所述导电体组件包括探针安装块及多个探针，所述探针安装块设有贯穿其上表面和下表面的多个安装孔，所述多个探针分别对应插设于所述多个安装孔内，其特征在于，所述探针安装块形成有电信号屏蔽结构，用于对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰。如图1至图3所示，在本专利技术集成电路测试装置的导电体组件的第一实施例中，导电体组件100包括探针安装块10及多个探针20，所述探针安装块10设有贯穿其上表面101和下表面102的多个安装孔103，所述多个探针20分别对应插设于所述多个安装孔103内，所述探针安装块10包括由导电材料形成的电信号屏蔽结构，用于对每一个探针20中所经过的电信号进行屏蔽，以防止所述多个探针20中所经过的电信号相互干扰。具体地，在本实施例中，所述探针安装块10由导电材料制成，使得整个探针安装块10构成所述电信号屏蔽结构，所述电信号屏蔽结构具有类似同轴电缆的电信号屏蔽功能。其中，导电材料可以是选自铜、铝、铁及其合金中的一种或多种。所述探针安装块10与所述探针20之间为绝缘，即探针20与探针安装块10的电信号屏蔽结构之间不导通，以避免由导电材料形成的电信号屏蔽结构同时与多个探针20导通而影响正常测试。在本实施例中，探针安装块10与探针20之间绝缘是通过在所述探针安装块10于所述安装孔103的内壁面104形成内绝缘层，和/或在所述探针20的外周面201形成外绝缘层，这样可使探针安装块10与探针20之间为绝缘接触。所述内绝缘层和外绝缘层可以是通过表面绝缘处理形成的纳米涂层或绝缘油漆层，当探针安装块10由铝合金制成时，所述内绝缘层和外绝缘层还可以是通过铝合金阳极氧化形成的氧化层。进一步地，所述探针安装块10的上表面101和下表面102分别形成有第一绝缘层和第二绝缘层，这样，在对待测试集成电路进行电性能测试时，可避免探针安装块10的上表面101和下表面102分别与待测试集成电路和测试用印制电路板导电接触而影响正常测试。参照图3，在本实施例中，所述探针安装块10包括上安装板11和下安装板12，所述安装孔103包括位于所述上安装板11的第一孔部1031和位于所述下安装板12上的第二孔部1032，所述第一孔部1031和第二孔部1032均为梯形孔，且所述第一孔部本文档来自技高网...

【技术保护点】
一种集成电路测试装置的导电体组件，用于集成电路测试装置中以电性导通待测试集成电路和测试用印制电路板，所述导电体组件包括探针安装块及多个探针，所述探针安装块设有贯穿其上表面和下表面的多个安装孔，所述多个探针分别对应插设于所述多个安装孔内，其特征在于，所述探针安装块包括由导电材料形成的电信号屏蔽结构，用于对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰。

【技术特征摘要】
1.一种集成电路测试装置的导电体组件，用于集成电路测试装置中以电性导通待测试集成电路和测试用印制电路板，所述导电体组件包括探针安装块及多个探针，所述探针安装块设有贯穿其上表面和下表面的多个安装孔，所述多个探针分别对应插设于所述多个安装孔内，其特征在于，所述探针安装块包括由导电材料形成的电信号屏蔽结构，用于对每一个探针中所经过的电信号进行屏蔽，以防止所述多个探针中所经过的电信号相互干扰。2.如权利要求1所述的集成电路测试装置的导电体组件，其特征在于，所述探针安装块由导电材料制成，所述探针安装块与所述探针之间绝缘。3.如权利要求2所述的集成电路测试装置的导电体组件，其特征在于，所述探针安装块于所述安装孔的内壁面形成有内绝缘层，和/或所述探针的外周面形成有外绝缘层。4.如权利要求3所述的集成电路测试装置的导电体组件，其特征在于，所述探针安装块的上表面和下表面分别形成有第一绝缘层和第二绝缘层。5.如权利要求1至4项中任意一项所述的集成电路测试装置的导电体组件，其特征在于，所述探针安装块包括上安装板和下安装板，所述探针的中部夹设在所述上安装板和下安装板之间，所述探针的上、下两端分别突出于所述上安装板和下安装板。6.如权利要求2或3所述的集成电路测试装置的导电体组件，其特征在于，所述导电体组件还包括限位挡板，所述探针安装块的上表面和/或下表面设有所述限位挡板，所述限位挡板上对应所述安装孔设有供所述探针的端部穿过的限位孔，以对所述探针进行定位和限位。7.如权利要求6所述的集成电路测试装置的导电体组件，其特征在于，所述限位挡板由绝缘材料制成；或者所述限位挡板包括交替叠合在一起的...

【专利技术属性】
技术研发人员：王国华，谢伟，
申请(专利权)人：深圳市斯纳达科技有限公司，
类型：发明
国别省市：广东;44