电容感测电路制造技术

本发明专利技术适用于触控技术领域，提供一种电容感测电路，用来感测待测电路的待测电容，包含：电容判断电路，耦接于待测电路，根据输出信号判断待测电容的电容大小；以及输入信号产生器，耦接于待测电路，根据噪声产生输入信号，输入信号产生器包含有：相位侦测单元，接收噪声并侦测噪声的第一相位；相位计算单元，耦接于相位侦测单元，接收噪声和第一相位，并根据噪声和第一相位计算最佳相位；以及第一波形产生器，耦接于相位计算单元，根据最佳相位产生输入信号。本发明专利技术利用输入信号产生器产生与噪声相位相关的输入信号，以降低电容判断电路输出中相关于噪声的能量，即降低噪声对判断待测电容的影响，以提升整体电容感测电路的效能。

Capacitance sensing circuit

The invention is applicable to the technical field of touch, provides a capacitance sensing circuit for sensing the measured capacitance detecting circuit comprises capacitance judging circuit coupled to the circuit to be tested, according to the output signal to judge the capacitance measured capacitance; and the input signal generator is coupled to the circuit to be tested, according to the the noise input signal, the input signal generator includes a phase detection unit, receiving noise and first phase noise detection; phase calculation unit, coupled to the phase detection unit, receiving noise and the first phase, and calculate the optimal phase according to the noise and the first phase; and a first waveform generator coupled to the phase calculation unit. An input signal is generated based on the optimum phase. The invention uses the input signal generator generates the input signal and the phase noise, to reduce the capacitance output phase judging circuit on the noise energy, which reduce the impact of noise on the test capacitors, in order to enhance the overall effectiveness of the capacitance sensing circuit.

【技术实现步骤摘要】
电容感测电路
本专利技术属于触控
，尤其涉及一种可根据噪声相位产生输入信号的电容感测电路。
技术介绍
随着科技日益进步，近年来各种电子产品的操作接口逐渐人性化。举例而言，透过触控面板，使用者可直接以手指或触控笔在屏幕上操作、输入信息/文字/图样，省去使用键盘或按键等输入设备的麻烦。实际上，触控面板通常系由感应面板和设置于感应面板后方的显示器组成。电子装置是根据用户在感应面板上所触碰的位置，以及当时显示器所呈现的画面，来判断该次触碰的意涵，并执行相对应的操作结果。电容式触控技术利用感测待测电路中待测电容的电容变化量来判读触碰事件，现有的电容式触控技术可分为自容式(Self-Capacitance)和互容式(Mutual-Capacitance)两种，自容式触控面板或互容式触控面板中的电容感测电路可将周期性的输入信号施加于待测电路，并从待测电路接收输出信号，通过解析输出信号的相位或幅值来计算待测电路中待测电容的变化量，以判断触碰事件的产生与否和实际坐标位置。然而，因输入信号具有特定频率，当触控面板的电容感测电路很靠近液晶显示模块、充电模块或其他装置时，在该特定频率内易受到来自周围液晶显示模块、充电模块或其他装置的电磁波干扰。在现有技术中，电容感测电路的输入信号与液晶显示模块、充电模块或其他装置的信号并未经过任何同步处理，而使得外来的电磁波干扰对电容感测电路进行触碰事件的判读造成负面影响。因此，现有技术有改善的必要。
技术实现思路
本专利技术实施例所要解决的第一个技术问题在于提供一种可根据噪声相位产生输入信号的电容感测电路，以改善现有技术的缺点。本专利技术实施例是这样实现的，一种电容感测电路，用来感测待测电路的待测电容，所述待测电路接收输入信号并产生输出信号，所述电容感测电路包含有：电容判断电路，耦接于所述待测电路，用来根据所述输出信号判断所述待测电容的电容大小；以及输入信号产生器，耦接于所述待测电路，用来根据噪声产生所述输入信号，所述输入信号产生器包含有：相位侦测单元，用来接收所述噪声并侦测所述噪声的第一相位；相位计算单元，耦接于所述相位侦测单元，用来接收所述噪声和所述第一相位，并根据所述噪声和所述第一相位计算最佳相位；以及第一波形产生器，耦接于所述相位计算单元，用来根据所述最佳相位产生所述输入信号。本专利技术实施例的电容感测电路利用输入信号产生器产生与噪声的相位相关的输入信号，以降低电容判断电路混波输出信号中相关于噪声的能量，即降低噪声对判断待测电容的影响，以提升整体电容感测电路的效能。附图说明图1是本专利技术实施例提供的电容感测电路的示意图；图2是本专利技术实施例提供的相位计算单元的示意图；图3是本专利技术实施例提供的输入信号产生器的示意图；图4是本专利技术实施例提供的另一相位计算单元的示意图；图5～图9是本专利技术实施例提供的相位侦测单元的示意图；图10是本专利技术实施例提供的电容判断电路的示意图；图11是本专利技术实施例提供的多个信号的波形图；图12是本专利技术实施例提供的另一电容判断电路的示意图；图13是本专利技术实施例提供的又一电容判断电路的示意图；图14是本专利技术实施例提供的又一相位计算单元的示意图；图15是本专利技术实施例提供的另一输入信号产生器的示意图；图16是本专利技术实施例提供的又一相位计算单元的示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。请参考图1，图1为本专利技术实施例中电容感测电路10的示意图。电容感测电路10包含有待测电路100、电容判断电路102和输入信号产生器104。待测电路100耦接于输入信号产生器104，而电容判断电路102耦接于待测电路100。电容感测电路10将输入信号TX输入至待测电路100，而电容判断电路102从待测电路100接收输出信号RX，通过解析输出信号RX的相位或幅值来计算待测电路100中待测电容CUT的变化量。输入信号产生器104接收噪声N，并根据噪声N产生输入信号TX，输入信号产生器104包含有相位侦测单元140、相位计算单元142和波形产生器144。相位侦测单元140用来接收噪声N并侦测噪声N的第一相位φ1和第一频率f1，相位计算单元142耦接于相位侦测单元140，用来根据相位侦测单元140所侦测的第一相位φ1和第一频率f1计算最佳相位并将最佳相位传送至波形产生器144。波形产生器144耦接于相位侦测单元140和相位计算单元142，用来根据第一相位φ1和最佳相位产生输入信号TX。对电容判断电路102简述如下。请参考图10，图10为电容判断电路202的示意图。电容判断电路102可利用电容判断电路202来实现。如图10所示，电容判断电路202包含混波器120、积分器122和判断模组124。混波器120可包含乘法器MP，用来将输出信号RX与本地信号LO进行混波，并产生输出信号V1，其中本地信号LO相关于输入信号TX。在一实施例中，本地信号LO即为输入信号TX。积分器122对输出信号V1进行积分(即将混波输出信号的高频部份滤除)，判断模组124即根据积分器122的混波输出信号VOUT判断待测电路100中待测电容CUT的变化量。为了降低噪声N对判断待测电容CUT的影响，较佳地，相位计算单元142可通过优化算法以计算最佳相位(式1)，其中n(t；φ1)代表当噪声N的相位为第一相位φ1时，噪声N随时间变化的波形函数；而x(t；φ2)代表当输入信号TX的相位为第二相位φ2时，输入信号TX随时间变化的波形函数。换句话说，在相位计算单元142从相位侦测单元140接收到噪声N的相位为第一相位φ1的情况下，当最佳相位为根据(式1)所计算出的计算结果时，波形产生器144根据最佳相位所产生的输入信号TX可使得混波输出信号VOUT中相关于噪声的能量为最小，即将噪声N对判断待测电容CUT的影响降至最低，以提升电容感测电路10的效能。另一方面，相位计算单元可利用具有不同相位的多个本地信号对噪声N进行混波，产生多个混波输出信号，并选取混波输出信号的能量为最小的第一本地信号，而第一本地信号所对应的第一本地相位即为最佳相位。具体来说，请参考图2，图2为本专利技术实施例中相位计算单元242的示意图。相位计算单元242包含混波器MX1～MXK、积分器IG1～IGK和决策单元210，混波器MX1～MXK分别以本地信号LO_1～LO_K对噪声N进行混波，本地信号LO_1～LO_K分别具有K种不同的相位。举例来说，在一实施例中，本地信号LO_1的相位为0，本地信号LO_2的相位为π/K，本地信号LO_3的相位为2π/K，以此类推，本地信号LO_K的相位为(K-1)π/K。混波器MX1～MXK对噪声N进行混波后，积分器IG1～IGK分别对混波器MX1～MXK的输出信号进行积分而产生混波输出信号VMX1～VMXK。决策单元210自混波输出信号VMX1～VMXK中选择具有最小能量的混波输出信号VMXS，其中，对应于混波输出信号VMXS的本地信号为本地信号LO_S，且本地信号LO_S的相位为(S-1)π/K。因此，相位计算单元242可输出最佳相位为(S-1)π/K。其中，混波器MX1～MXK(或积分器IG1本文档来自技高网...

【技术保护点】
一种电容感测电路，其特征在于，用来感测待测电路的待测电容，所述待测电路接收输入信号并产生输出信号，所述电容感测电路包含有：电容判断电路，耦接于所述待测电路，用来根据所述输出信号判断所述待测电容的电容大小；以及输入信号产生器，耦接于所述待测电路，用来根据噪声产生所述输入信号，所述输入信号产生器包含有：相位侦测单元，用来接收所述噪声并侦测所述噪声的第一相位；相位计算单元，耦接于所述相位侦测单元，用来接收所述噪声和所述第一相位，并根据所述噪声和所述第一相位计算最佳相位；以及第一波形产生器，耦接于所述相位计算单元，用来根据所述最佳相位产生所述输入信号。

【技术特征摘要】
1.一种电容感测电路，其特征在于，用来感测待测电路的待测电容，所述待测电路接收输入信号并产生输出信号，所述电容感测电路包含有：电容判断电路，耦接于所述待测电路，用来根据所述输出信号判断所述待测电容的电容大小；以及输入信号产生器，耦接于所述待测电路，用来根据噪声产生所述输入信号，所述输入信号产生器包含有：相位侦测单元，用来接收所述噪声并侦测所述噪声的第一相位；相位计算单元，耦接于所述相位侦测单元，用来接收所述噪声和所述第一相位，并根据所述噪声和所述第一相位计算最佳相位；以及第一波形产生器，耦接于所述相位计算单元，用来根据所述最佳相位产生所述输入信号。2.如权利要求1所述的电容感测电路，其特征在于，所述相位侦测单元包含有：二极管；以及电容，其一端耦接于所述二极管，另一端耦接于接地端。3.如权利要求1所述的电容感测电路，其特征在于，所述相位侦测单元包含有至少一比较器，所述至少一比较器用来比较所述噪声与至少一临界电压。4.如权利要求1所述的电容感测电路，其特征在于，所述相位计算单元计算所述最佳相位为n(t；φ1)代表所述噪声的相位为所述第一相位φ1时的波形，x(t；φ2)代表所述输入信号的相位为第二相位φ2时的波形。5.如权利要求1所述的电容感测电路，其特征在于，所述相位计算单元包含多个混波器，所述多个混波器以多个本地信号对所述噪声进行混波，所述多个本地信号具有多个相位；所述相位计算单元根据多个混波输出信号计算所述最佳相位。6.如权利要求1所述的电容感测电路，其特征在于，所述相位计算单元包含一混波器。7.如权利要求6所述的电容感测电路，其特征在于，混波器耦接于所述第一波形产生器，根据所述输入信号和所述噪声产生混波输出信号；所述相位计算单元根据混波输出信号计算所述最佳相位。8.如权利要求6所述的电容感测电路，其特征在于，所述相位计算单元还包含第二波形产生器，所述第二波形产生器根据第三相位产生本地信号至混波器，混波器根据本地信号和所述噪声产生混波输出信号；所述相位计算单元根据混波器的混波输出信号计算所述最佳相位。9.如权利要求8所述的电容感测电路，其特征在于，所述相位计算单元还包含决策单元，所述决策单元用来产生所述第三相位。10.如权利要求1所述的电容感测电路，其特征在于，所述第一波形产生器耦接于所述相位计算单元和所述相位侦测单元，用来根据所述第一相位和所述最佳相位产生所述输入信号。11.如权利要求1所...

【专利技术属性】
技术研发人员：文亚南，梁颖思，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：广东,44