一种基于FLASH的低功耗MCU芯片装置制造方法及图纸

本发明专利技术公开了一种基于FLASH的低功耗MCU芯片装置，包括FLASH存储器、FLASH接口控制模块、复位产生模块、芯片配置控制单元和MCU内核，所述FLASH存储器连接FLASH接口控制模块，FLASH接口控制模块还分别连接复位产生模块、芯片配置控制单元和MCU内核，本发明专利技术在芯片中通过FLASH接口管理模块对FLASH存储器进行低功耗的读时序控制，能够节省FLASH存储器的功耗，从而使MCU芯片适用于低功耗应用要求。在MCU芯片设计中，当采用速度不同的FLASH的IP时，可以通过改变MCU芯片中延时控制单元的延时，从而获得合适FLASH操作的接口时序，因此具有强的实用性。

A low power MCU chip device based on FLASH

The invention discloses a device for low power MCU chip based on FLASH, including FLASH memory, FLASH interface control module, reset module, chip configuration control unit and the MCU kernel, the FLASH memory is connected with the FLASH interface control module, FLASH interface control module is respectively connected with the reset module, control module and MCU chip configuration the kernel, the invention through the FLASH interface management module for low power read timing control of FLASH memory in the chip, power consumption can be saved in FLASH memory, so that the MCU chip is suitable for low power application requirements. In MCU chip design, different speed when using FLASH IP, you can change the delay by the control unit of the MCU chip interface timing delay, so as to obtain the appropriate FLASH operation, so it has strong practicability.

【技术实现步骤摘要】
一种基于FLASH的低功耗MCU芯片装置
本专利技术涉及芯片
，具体是一种基于FLASH的低功耗MCU芯片装置。
技术介绍
对于芯片设计来说，在设计目标上往往存在冲突，即它们的性能要足够强大，同时功耗又要足够低。本专利技术提出一种基于FLASH的低功耗MCU芯片设计方案，在芯片中的通过FLASH接口管理模块对FLASH存储器进行低功耗的读时序控制，能够节省FLASH存储器的功耗，从而使MCU芯片适用于低功耗应用要求。在MCU芯片设计中，当采用速度不同的FLASH的IP时，可以通过改变MCU芯片中延时控制单元的延时，从而获得合适FLASH操作的接口时序，因而本方案具有强的实用性。
技术实现思路
本专利技术的目的在于提供一种基于FLASH的低功耗MCU芯片装置，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种基于FLASH的低功耗MCU芯片装置，包括FLASH存储器、FLASH接口控制模块、复位产生模块、芯片配置控制单元和MCU内核，所述FLASH存储器连接FLASH接口控制模块，FLASH接口控制模块还分别连接复位产生模块、芯片配置控制单元和MCU内核。作为本专利技术的进一步方案：还包括负责产生芯片工作所需要的工作时钟的时钟产生模块，时钟产生模块分别连接FLASH接口控制模块和MCU内核。与现有技术相比，本专利技术的有益效果是：本专利技术在芯片中通过FLASH接口管理模块对FLASH存储器进行低功耗的读时序控制，能够节省FLASH存储器的功耗，从而使MCU芯片适用于低功耗应用要求。在MCU芯片设计中，当采用速度不同的FLASH的IP时，可以通过改变MCU芯片中延时控制单元的延时，从而获得合适FLASH操作的接口时序，因此具有强的实用性。附图说明：图1为本专利技术的整体框图；图2为FLASH接口控制模块的框图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1-2，一种基于FLASH的低功耗MCU芯片装置，包括FLASH存储器、FLASH接口控制模块、复位产生模块、芯片配置控制单元和MCU内核，所述FLASH存储器连接FLASH接口控制模块，FLASH接口控制模块还分别连接复位产生模块、芯片配置控制单元和MCU内核。还包括负责产生芯片工作所需要的工作时钟的时钟产生模块，时钟产生模块分别连接FLASH接口控制模块和MCU内核。本专利技术的工作原理是：MCU芯片内部包括时钟产生模块（CLK_GEN）、复位产生模块（RST_GEN）、FLASH存储器、FLASH接口控制模块（FLASH_INTF）、芯片配置控制单元（CFG）、MCU内核（CORE）。时钟产生模块（CLK_GEN）负责产生芯片工作所需要的工作时钟。当MCU内核请求读取存储于FLASH中某一地址对应的内容时，MCU内核（CORE）输出有效的读FLASH请求信号（fls_rd），同时输出对应的读地址信号（fls_adr）。当FLASH接口控制模块（FLASH_INTF）检测到有效的读FLASH请求信号（fls_rd）时，将产生FLASH存储器所需的低功耗接口时序，从FLASH中把相应地址单元的值读回，并且将读回的值（fls_din）输送到MCU内核（CORE）。芯片配置控制单元（CFG）负责对芯片全局性配置进行控制。在本设计中，这些全局性配置控制信息包括用于控制芯片中FLASH接口模块中的各延时控制单元的延时控制信息（dly_ctrl1、dly_ctrl2、dly_ctrl3）。FLASH接口控制模块（FLASH_INTF）负责管制管理读FLASH存储器所需的接口时序。fls_cs为FLASH存储器的选通信号；fls_rd为FLASH读请求脉冲信号；fls_adr为FLASH读请求地址信号；fls_dout为FLASH读返回数据信号。读FLASH时，接口时序必须要满足FLASH存储器的选通信号(fls_cs)相对于FLASH读请求脉冲信号(fls_rd)的建立时间的要求，同时还要满足FLASH存储器的选通信号(fls_cs)相对于FLASH读请求脉冲信号(fls_rd)的保持时间的时序要求。读FLASH存储器操作涉及到FLASH存储的三种功耗模式。当FLASH存储器的选通信号为低电平状态(fls_cs=0)时，FLASH存储器处于standby模式。当FLASH存储器的选通信号为高有效状态(fls_cs=1)且FLASH读请求脉冲信号为低电平状态（fls_rd=1）时，FLASH存储器处于read模式。当FLASH存储器的选通信号为高有效状态(fls_cs=1)且FLASH读请求脉冲信号为低电平状态（fls_rd=0）时，FLASH存储器处于static模式。不同的IP提供商提供的FLASH存储器的在功耗、性能上有差别。FLASH处于standby模式时，功耗最少。static模式的功耗要比standby模式大，比read模式功耗小。在MCU芯片设计中，为了有利于芯片中数字逻辑的设计，MCU内核工作时钟（clk_mcu）的占空比一般为50%。在一般的MCU芯片的设计中，当MCU芯片处于运行状态时，会将FLASH存储器的选通信号一直保持为高有效状态，同时使用MCU内核工作时钟（clk_mcu）作为FLASH读请求脉冲信号（fls_rd）。在这种设计方案里，当MCU芯片处于运行状态时，FLASH存储器交替处于功耗较高的read模式与static模式。本专利技术提出一种基于FLASH的低功耗MCU芯片设计方案，在MCU芯片设计中，通过MCU芯片内部的FLASH接口管理模块，可以对FLASH存储器进行智能的功耗模式管理。读取FLASH存储器时，在满足应用要求的MCU芯片运算处理速度，并且满足FLASH存储器所要求的接口时序约束的前提下，通过使FLASH存储器在尽量短的时间里面处于功耗较高的read模式，在尽量长的时间里面处于功耗较低的standby模式，从而使MCU芯片的总功耗更低，使MCU芯片可以应用于对功耗要求更低的应用场合。FLASH接口控制模块的设计原理如图2所示。FLASH接口管理模块根据芯片配置控制单元（CFG）传输过来的延时控制单元的延时控制信息（dly_ctrl1、dly_ctrl2、dly_ctrl3）对FLASH接口控制模块（FLASH_INTF）中延时单元的输出延时进行控制。MCU内核时钟clk_mcu经过延时控制单元1（DLY_CTRL_1）后，输出一次延时信号clk_mcu_dly1，一次延时信号clk_mcu_dly1相对于MCU内核时钟clk_mcu的延时时间为dly1，可以通过延时控制信息（dly_ctrl1）对延时时间为dly1进行调控。一次延时信号clk_mcu_dly1经过延时控制单元2（DLY_CTRL_2）后，输出二次延时信号clk_mcu_dly2，二次延时信号clk_mcu_dly2相对一次延时信号clk_mcu_dly1的延时时间为dly2，可以通过延时控制信息（dly_ct本文档来自技高网...

【技术保护点】
一种基于FLASH的低功耗MCU芯片装置，包括FLASH存储器、FLASH接口控制模块、复位产生模块、芯片配置控制单元和MCU内核，其特征在于，所述FLASH存储器连接FLASH接口控制模块，FLASH接口控制模块还分别连接复位产生模块、芯片配置控制单元和MCU内核。

【技术特征摘要】
1.一种基于FLASH的低功耗MCU芯片装置，包括FLASH存储器、FLASH接口控制模块、复位产生模块、芯片配置控制单元和MCU内核，其特征在于，所述FLASH存储器连接FLASH接口控制模块，FLASH接口控制模块还分别连接复...

【专利技术属性】
技术研发人员：万上宏，叶媲舟，涂柏生，
申请(专利权)人：深圳市博巨兴实业发展有限公司，
类型：发明
国别省市：广东,44