一种异构多核芯片的多级低功耗管理单元及其方法技术

技术编号:15546948 阅读:245 留言:0更新日期:2017-06-05 20:34
本发明专利技术公开了一种异构多核芯片的多级低功耗管理单元,所述异构多核芯片包括1个主系统和n个子系统,主系统和每个子系统中均有一个功耗管理单元,主系统中有m个IP。本发明专利技术主要针对多核异构处理器低功耗控制,提出了一种便捷、有效的控制模块和方法。

Multilevel low power consumption management unit and method for heterogeneous multi-core chip

Multistage low power management unit of the invention discloses a heterogeneous multi-core chip, the heterogeneous multi-core chip and n system consists of 1 main subsystems, each subsystem has a main system and a power management unit, m IP in the main system. The invention mainly aims at the low power control of multi-core heterogeneous processor, and provides a convenient and effective control module and method.

【技术实现步骤摘要】
一种异构多核芯片的多级低功耗管理单元及其方法
本专利技术属于多核芯片领域,具体是一种异构多核芯片的多级低功耗管理单元及其方法。
技术介绍
随着集成电路设计水平和制造工艺的提高,芯片性能、集成度也越来越高,很多新片使用了多核心来增加性能,这使得芯片功耗大大增加。为了控制芯片功耗,许多芯片采用了大小核的设计,性能优先的情况下使用大核心或同时使用大小核心进行工作,在低功耗模式下仅仅使用小核心以降低功耗。同时,还可以通过降低时钟频率,来降低芯片功耗。多核片上系统的每个核心的作用是不同的,不一定同时都处在工作状态,利用芯片的这种特性,可以进行功耗管理。如图1所示,现有的方案中,当处理器A不工作时,通知核处理器B,核处理器B操作寄存器关闭核处理器B的时钟,而当核处理器B需要转为不工作状态时,通过SPI口写寄存器关闭外部晶振。这样的操作方式增加了额外的功耗,随着核处理器的增多,软件的操作方式使得核间通信机制复杂,芯片总线设计复杂,并且在唤醒处理器A时,必须先要先从外部开启晶振,唤醒核处理器B,有许多限制条件,使用不便利,并且无法单独关闭各个IP的时钟和电源。
技术实现思路
为了解决现有技术中存在的上述技术问题,本专利技术主要针对多核异构处理器低功耗控制,提出了一种便捷、有效的控制模块和方法。具体技术方案如下:一种异构多核芯片的多级低功耗管理单元,所述异构多核芯片包括1个主系统和n个子系统,主系统和每个子系统中均有一个功耗管理单元,主系统中有m个IP。进一步的,所述主系统的功耗管理单元中包含一个时钟管理单元、n+m+1个门控时钟模块,m个电源管理模块。进一步的,所述时钟管理单元用于提供时钟开关使能信号、电源开关使能信号、调节时钟频率、接收唤醒信号。进一步的,所述门控时钟模块根据时钟管理单元提供的时钟开关使能信号,开启或关闭输出的时钟。5.如权利要求2所述的异构多核芯片的多级低功耗管理单元,其特征在于:所述电源管理模块根据时钟管理单元提供的电源使能信号,开启或关闭输出的电源。本专利技术还提供了一种使用上述异构多核芯片的多级低功耗单元的多级低功耗管理方法,所述主系统的功耗管理单元控制各个IP的时钟与电源关断,具体为:CPU0告知时钟管理单元,需要关闭某个IP的时钟与电源,控制器等待IP进入IDLE状态后,关闭其时钟与电源。进一步的,所述主系统的功耗管理单元控制各个子系统的时钟关断,具体为:CPU0告知时钟管理单元,需要关闭某个子系统的时钟,控制器等待子系统进入IDLE状态后,关闭其时钟。进一步的,控制主系统的功耗管理单元,关闭CPU0的时钟,具体为:CPU0告知时钟管理单元需要关闭自己的时钟,然后CPU0自己进入STOP模式,控制器检测到CPU0进入STOP模式后,关闭其时钟。进一步的,CPU0由外部中断唤醒或控制器自带的计时器唤醒。进一步的,每个子系统的功耗管理单元也可以控制各个IP的时钟与电源关断、以及关闭自身CPU的时钟;CPU0可通过配置时钟管理单元,调整子系统和CPU0自身的时钟频率,在对性能要求较高的应用下,使用较高的时钟频率,在对性能要求不高时降低时钟频率。附图说明图1是现有技术中功耗管理方式图;图2是本专利技术的异构多核处理器功耗控制模块图;图3是关闭IP信号时序图;图4是开启IP信号时序图;图5是关闭CPU信号时序图;图6是唤醒CPU信号时序图。具体实施方式下面结合附图对本专利技术作进一步说明。本专利技术的框图如图2所示,将整个芯片划分为1个主系统和n个子系统,主系统中有m个IP。主系统和每个子系统中均有一个功耗管理单元。功耗管理单元中包含一个时钟管理单元、n+m+1个门控时钟模块,m个电源管理模块。时钟管理单元:用于提供时钟开关使能信号、电源开关使能信号、调节时钟频率、接收唤醒信号,由CPU进行控制。门控时钟模块:根据时钟管理单元提供的时钟开关使能信号,开启或关闭输出的时钟。电源管理模块:根据时钟管理单元提供的电源使能信号,开启或关闭输出的电源。本申请中所指的STOP模式,是指CPU停止工作,进入休眠,时钟关断,CPU可通过中断或计时器唤醒。NORMAL模式是指正常工作模式。IDLE模式是指IP进入空闲状态,可关闭其时钟。本装置还有以下特点:1、可以控制各个IP的时钟与电源关断。CPU0告知时钟管理单元,需要关闭某个IP的时钟与电源,控制器等待IP进入IDLE状态后,关闭其时钟与电源。2、可以控制各个子系统的时钟关断。CPU0告知时钟管理单元,需要关闭某个子系统的时钟,控制器等待子系统进入IDLE状态后,关闭其时钟。3、可以控制功耗管理单元,关闭CPU0的时钟。CPU0告知时钟管理单元需要关闭自己的时钟,然后CPU0自己进入STOP模式,控制器检测到CPU0进入STOP模式后,关闭其时钟。4、CPU0可由外部中断唤醒或控制器自带的计时器唤醒。5、每个子系统中有同样的功耗管理单元,但不再具有特点2,即只有主系统的功耗管理单元才具有对子系统的控制功能。6、CPU0可通过配置时钟管理单元,调整子系统和CPU0自身的时钟频率,在对性能要求较高的应用下,使用较高的时钟频率,在对性能要求不高时降低时钟频率,以降低功耗。本申请可以通过对芯片内部相关时钟和电源的控制节省终端的功耗。具体实例:关闭IP0,如图3:1、任意CPU配置功耗管理单元,需要关闭IP0。2、控制器等待IP0进入IDLE状态。3、控制器关闭IP0的时钟与电源。开启IP0,如图4:1、任意CPU配置功耗管理单元,需要开启IP02、控制器开启IP0的时钟与电源。关闭CPU0,如图5:1、CPU0配置功耗管理单元,需要关闭。2、CPU0进入STOP模式。3、功耗管理单元等待CPU0进入STOP模式后,关闭其时钟。唤醒CPU0,如图6:1、外部中断发送给功耗管理单元和CPU02、功耗管理单元开启CPU0的时钟3、CPU0退出STOP模式,进入NORMAL模式关闭子系统1:1、CPU0配置功耗管理单元,需要关闭子系统1。2、CPU1配置子系统1进入STOP模式,功耗管理单元1关闭子系统1中所有IP的时钟和电源。3、CPU1进入STOP模式。4、功耗管理单元0等待子系统1进入STOP模式后,关闭子系统1时钟。唤醒子系统1:1、外部中断发送给功耗管理单元0和CPU12、功耗管理单元0开启子系统1的时钟,功耗管理单元1开启CPU1和子系统1中所有IP的时钟3、CPU1退出STOP模式,进入NORMAL模式调整频率:1、CPU0配置功耗管理单元,需要关闭所有子系统和IP。2、CPU1配置子系统1进入STOP模式,功耗管理单元1关闭子系统1中所有IP的时钟和电源。3、同理,等待其他所有子系统进入STOP模式4、CPU1进入STOP模式。5、时钟管理模块0调整所有时钟的频率。6、唤醒CPU0和其他子系统。本文档来自技高网...
一种异构多核芯片的多级低功耗管理单元及其方法

【技术保护点】
一种异构多核芯片的多级低功耗管理单元,所述异构多核芯片包括1个主系统和n个子系统,其特征在于:主系统和每个子系统中均有一个功耗管理单元,主系统中有m个IP。

【技术特征摘要】
1.一种异构多核芯片的多级低功耗管理单元,所述异构多核芯片包括1个主系统和n个子系统,其特征在于:主系统和每个子系统中均有一个功耗管理单元,主系统中有m个IP。2.如权利要求1所述的异构多核芯片的多级低功耗管理单元,其特征在于:所述主系统的功耗管理单元中包含一个时钟管理单元、n+m+1个门控时钟模块,m个电源管理模块。3.如权利要求2所述的异构多核芯片的多级低功耗管理单元,其特征在于:所述时钟管理单元用于提供时钟开关使能信号、电源开关使能信号、调节时钟频率、接收唤醒信号。4.如权利要求2所述的异构多核芯片的多级低功耗管理单元,其特征在于:所述门控时钟模块根据时钟管理单元提供的时钟开关使能信号,开启或关闭输出的时钟。5.如权利要求2所述的异构多核芯片的多级低功耗管理单元,其特征在于:所述电源管理模块根据时钟管理单元提供的电源使能信号,开启或关闭输出的电源。6.一种使用如权利要求1-5之一的异构多核芯片的多级低功耗单元的多级低功耗管理方法,其特征在于:所述主系统的功耗管理单元控制各个IP的时钟与电源关断,具体为:CPU0告知时钟...

【专利技术属性】
技术研发人员:陈辰张晓旭冯炯
申请(专利权)人:杭州朔天科技有限公司
类型:发明
国别省市:浙江,33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1