阵列基板测试电路及其制作方法、显示面板技术

本发明专利技术公开一种阵列基板测试电路及其制作方法、显示面板。阵列基板测试电路设置于基板上，基板包括至少两个显示单元，所述至少两个显示单元包括第一及第二显示单元，第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，第一显示单元的成盒测试电极与第二显示单元的阵列测试电极一一对应电连接，以通过第一显示单元的成盒测试电极区驱动显示信号的输出，减少耦合、漏电及炸伤问题的发生，从而达到提升显示面板生产良率的目的。

Array substrate testing circuit, manufacturing method thereof and display panel

The invention discloses an array substrate testing circuit, a manufacturing method thereof and a display panel. Array substrate test circuit is arranged on the substrate, the substrate including at least two display units, wherein at least two display unit includes first and two display unit, the display unit includes first and two electrode array test area and box test electrode area, a first display unit into the box test electrode and the second display electrode array test unit the corresponding electric connection through the first display unit into the box test electrode area display signal output, reduce the occurrence of leakage and wounding, coupling problems, so as to improve the display panel production yield to.

【技术实现步骤摘要】
阵列基板测试电路及其制作方法、显示面板
本专利技术涉及显示
，特别是涉及一种阵列基板测试电路及其制作方法、显示面板。
技术介绍
LTPS(LowtemperaturePolySilicon，低温多晶硅)TFTLCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管液晶显示器)近年来在手机上得到广泛应用，其高电路整合特性与低成本的优势，在中小尺寸显示面板的应用中有着绝对的优势。LTPSTFTLCD具有高分辨率、反应速度快、高亮度、高开口率等优点，通过将外围驱动电路同时制作在玻璃基板上，达到系统整合的目标、节省空间及驱动芯片的成本。LTPSTFTLCD中的阵列制程是在一块很大的玻璃基板上均匀有序排布形成一个个阵列电路，所述玻璃基板在经过阵列测试项目并达标后，将在后续成盒制程的切割段被切割成一批小片的显示单元，每个显示单元都有一个独立的阵列电路，用于控制最终成品LCD面板的显示。LTPSTFTLCD面板在其中一种阵列线路结构设计中，对于单个显示单元来说(如图1及图2所示)，通过几根贯穿于显示区域左右两侧的纵向金属走线(统称为阵列基板测试走线)，将位于显示区域上方的阵列测试电路相关信号连接到位于显示区域下方的成盒测试电路中，以借用成盒测试电路的部分线路来驱动纵向的显示信号的输出，从而完成阵列测试项目。这几根纵向的阵列基板测试走线与显示区域边缘的横向金属走线始终呈垂直交错的位置关系，在成盒测试项目中，这种交错的位置关系使横向的显示信号受到耦合影响，引起显示面板左右两侧的显示差异；另外交错位置也可能发生漏电，甚至会产生炸伤等异常问题，使显示面板的良率受到影响。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板测试电路及其方法、显示面板，避免阵列基板测试走线与显示区域边缘的金属走线产生交错，减少耦合、漏电及炸伤问题的发生，从而达到提升显示面板生产良率的目的。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种阵列基板测试电路，所述阵列基板测试电路设置于基板上，所述基板包括至少两个显示单元，所述至少两个显示单元包括第一显示单元及第二显示单元，所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极，所述第一显示单元的成盒测试电极与所述第二显示单元的阵列测试电极一一对应电连接，以通过所述第一显示单元的成盒测试电极区驱动显示信号的输出。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种显示面板，所述显示面板包括阵列基板测试电路，所述阵列基板测试电路设置于基板上，所述基板包括至少两个显示单元，所述至少两个显示单元包括第一显示单元及第二显示单元，所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极，所述第一显示单元的成盒测试电极与所述第二显示单元的阵列测试电极一一对应电连接，以通过所述第一显示单元的成盒测试电极区驱动显示信号的输出。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种阵列基板测试电路的制作方法，所述方法包括：提供一基板；在所述基板上设置至少两个显示单元，所述至少两个显示单元包括第一显示单元及第二显示单元；在所述第一及第二显示单元上均设置阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极；及将所述第一显示单元的成盒测试电极与所述第二显示单元的阵列测试电极一一对应电连接，以通过所述第一显示单元的成盒测试电极区驱动显示信号的输出。本专利技术的有益效果是：区别于现有技术的情况，本专利技术的所述阵列基板测试电路通过将所述至少两个显示单元中的第一显示单元的成盒测试电极电性连接至所述第二显示单元的阵列测试电极，以避免纵向的阵列测试走线与显示区域边缘的横向金属走线产生交错的位置关系，以此通过所述第一显示单元的成盒测试电极控制显示信号的输出，从而完成对所述第一显单元的阵列测试项目，减少耦合、漏电及炸伤问题的发生，从而达到提升显示面板生产良率的目的。附图说明图1是现有技术的一个显示单元的结构示意图；图2是现有技术的阵列基板测试电路的结构示意图；图3是本专利技术的阵列基板测试电路的第一实施例的结构示意图；图4是本专利技术的阵列基板测试电路的第二实施例的结构示意图；图5是本专利技术的阵列基板测试电路的第三实施例的结构示意图；图6是本专利技术的显示面板的结构示意图；图7是本专利技术的阵列基板测试电路的制作方法的流程示意图。具体实施方式请参阅图1及图2，是现有技术中显示单元的阵列基板测试电路的结构示意图。图1中位于每个显示单元的显示区域上方的若干阵列测试电极，如四个阵列测试电极1分别经由贯穿于显示区域左右两侧的纵向金属走线3分别连接到位于同一显示单元的显示区域下方的四个成盒测试电极2，这四根金属线3(即阵列基板测试走线)都与显示区域边缘的横向的金属走线(未示出)呈垂直交错的位置关系，在成盒测试项目中，这种交错的位置关系使横向的显示信号受到耦合影响，引起显示面板左右两侧的显示差异，另外交错位置也可能发生漏电，甚至会产生炸伤等异常问题，使显示面板的良率受到影响。请参考图3，是本专利技术的阵列基板测试电路的第一实施例的结构示意图。所述阵列基板测试电路设置于基板20上，所述基板20包括至少两个显示单元10，所述至少两个显示单元10包括第一显示单元及第二显示单元，所述第一及第二显示单元均包括阵列测试电极区11及成盒测试电极区12，所述阵列测试电极11区包括若干阵列测试电极111，所述成盒测试电极区12包括若干成盒测试电极121，所述第一显示单元的成盒测试电极121与所述第二显示单元的阵列测试电极111一一对应电连接，以通过所述第一显示单元的成盒测试电极区12驱动显示信号的输出。具体地，所述第一显示单元及所述第二显示单元均包括显示区域13，所述阵列测试电极区11位于所述显示区域13的上方，所述成盒测试电极区12位于所述显示区域13的下方。其中，在本专利技术所有实施例中，显示区域13是指阵列基板在成盒时处于密封胶内侧的区域，此区域用于填充液晶以显示图像。所述第一及第二显示单元的其他元件及功能与现有技术相同，在此不再赘述。其中，在本专利技术的所有实施例中，所述阵列测试电极区11包括四个阵列测试电极111，所述成盒电极区12包括四个成盒测试电极121，在其他实施例中，所述阵列测试电极111及成盒测试电极121的数量可以根据需要进行设置。在本实施例中，所述第二显示单元位于所述第一显示单元的正下方。将所述第一显示单元的成盒测试电极121与所述第二显示单元的阵列测试电极111一一对应电连接的阵列测试走线14在切割制程中被全部切断，以保证阵列测试项目正常完成的前提下，不仅能避免纵向的阵列测试走线14对于显示区域边缘横向的显示信号的影响(包括漏电及交错位置发生炸伤的问题)，而且能有效地消除后续切割过程中阵列测试区域产生的静电击伤对于成盒测试项目造成的影响。所述阵列基板测试电路通过将所述至少两个显示单元中的第一显示单元的成盒测试电极电性连接至所述第二显示单元的阵列测试电极，以避免纵向的阵列测试走线与显示区本文档来自技高网...

【技术保护点】
一种阵列基板测试电路，其特征在于，所述阵列基板测试电路设置于基板上，所述基板包括至少两个显示单元，所述至少两个显示单元包括第一显示单元及第二显示单元，所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极，所述第一显示单元的成盒测试电极与所述第二显示单元的阵列测试电极一一对应电连接，以通过所述第一显示单元的成盒测试电极区驱动显示信号的输出。

【技术特征摘要】
1.一种阵列基板测试电路，其特征在于，所述阵列基板测试电路设置于基板上，所述基板包括至少两个显示单元，所述至少两个显示单元包括第一显示单元及第二显示单元，所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极，所述第一显示单元的成盒测试电极与所述第二显示单元的阵列测试电极一一对应电连接，以通过所述第一显示单元的成盒测试电极区驱动显示信号的输出。2.根据权利要求1所述的阵列基板测试电路，其特征在于，所述第二显示单元位于所述第一显示单元的正下方。3.根据权利要求1所述的阵列基板测试电路，其特征在于，所述第二显示单元位于所述第一显示单元的左侧或右侧，或者所述第二显示单元位于所述第一显示单元的左下方或右下方。4.根据权利要求1所述的阵列基板测试电路，其特征在于，所述第一显示单元及所述第二显示单元均包括显示区域，所述阵列测试电极区位于所述显示区域的上方，所述成盒测试电极区位于所述显示区域的下方。5.一种显示面板，其特征在于，所述显示面板包括阵列基板测试电路，所述阵列基板测试电路设置于基板上，所述基板包括至少两个显示单元，所述至少两个显示单元包括第一显示单元及第二显示单元，所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极，所述第一显示单元的成盒测试电极与所述第二显示单元的阵列测试电极一一对应电连接，以通过所述第一显示单元的成盒测试电极区驱动显示信号的输出。6.根据权利要求5所述的显示面板，其特征在...

【专利技术属性】
技术研发人员：王倩，虞晓江，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42