一种基于子母板的集成电路芯片老化测试装置及测试方法制造方法及图纸

本发明专利技术涉及一种基于子母板的集成电路芯片老化测试装置及测试方法，该装置包括通用老化母板和多个老化子板；通用老化母板上设有多个工位，工位上安装有呈阵列布置的多个弹簧针；老化子板可安装于通用老化母板的一工位上，其正面上设有芯片安装部、并集成有外围应用电路；老化子板的背面上安装有呈阵列布置的多个金属触点，其中，多个金属触点的一部分与待测试芯片的管脚连接，另一部分与外围应用电路连接；工位上的插针与老化子板背面的金属触点相匹配、并相接触，从而将老化子板接入通用老化母板；还提供了一种测试方法。本发明专利技术能够适用于多种类型的集成电路芯片进行老化试验以及老化后的性能测试，有效地节约测试成本，降低测试周期。

Integrated circuit chip burn-in test device based on master plate and testing method

The invention relates to an aging test device and test method of integrated circuit chip composite plate based on the device, including the general aging board and multiple board aging; aging general motherboard is provided with a plurality of stations. The station is installed on a plurality of spring needle array arrangement; aging sub plate can be installed in a general aging mother on the front is provided with a chip mounting part, and integrated with the external application circuit; the back plate is installed on the aging of a plurality of metal contacts, arrayed the pin with a portion of the chip to be tested a plurality of metal contacts connected, the other part is connected with the external application circuit; pin position with the aging of the back fender metal contacts to match, and contact, which will access the general aging aging board motherboard; also provides a test method. The invention can be applied to various types of integrated circuit chips for burn-in test and aging performance test, effectively saving test cost and reducing test cycle.

【技术实现步骤摘要】
一种基于子母板的集成电路芯片老化测试装置及测试方法
本专利技术涉及集成电路产品的老化试验
，具体涉及一种基于子母板的集成电路芯片老化测试装置及测试方法。
技术介绍
集成电路芯片在进行批量生产之前，一般都要经过老化测试（确保芯片的使用寿命及可靠性）和性能测试（芯片的功能和性能的批量生产测试），通过以上两种测试的集成电路芯片才能定义为良品。传统的老化测试板通常为带有至少77个工位的多工位老化PCB板，每个工位上设有专用芯片插座，将待测试芯片的管脚引入老化PCB板，对多个待测试芯片进行高温高压带电的老化试验。然而，被测芯片的种类繁多，其封装型式以及引脚的排列不同，故针对不同类型的被测芯片，需要订制不同的老化测试板。目前老化测试板的设计制造成本较高，带来了很高的测试成本，对于那些单价较低且测试线路简单的产品较难接受。此外，订制老化测试板的前期准备时间较长，加长了测试周期，降低了测试效率。
技术实现思路
针对上述现有技术的缺点或不足，本专利技术要解决的技术问题是提供一种基于子母板的集成电路芯片老化测试装置及测试方法，在保证测试准确性的前提下，能够适用于多种类型的集成电路芯片进行老化试验以及老化后的性能测试，从而有效地节约测试成本，降低测试周期。为解决上述技术问题，本专利技术具有如下构成：一种基于子母板的集成电路芯片老化测试装置，该装置包括通用老化母板和多个老化子板；通用老化母板上设有多个工位、金手指接口和电源接口，工位上安装有呈阵列布置的多个插针，金手指接口用于与老化试验机台相连接；老化子板可安装于通用老化母板的一工位上，其正面上设有芯片安装部、并集成有外围应用电路，待测试芯片安装于芯片安装部，外围应用电路与芯片安装部所安装的待测试芯片相匹配；老化子板的背面上安装有呈阵列布置的多个金属触点，其中，多个金属触点的一部分与芯片安装部所安装待测试芯片的管脚电性连接，另一部分与老化子板正面上的外围应用电路电性连接；工位上的插针与老化子板背面的金属触点相匹配、并相接触，从而将老化子板接入通用老化母板。所述插针为弹簧针。待测试芯片以贴片方式安装于老化子板上的芯片安装部。待测试芯片以插接方式安装于老化子板上的芯片安装部，所述芯片安装部上设有一用于插接待测试芯片的芯片插座。所述老化子板上所有的外围应用电路与芯片安装部所安装的待测试芯片之间，均通过0欧姆电阻电性连接。该装置还包括一芯片连接插座，芯片连接插座包括一插座体，插座体上安装有测试板，测试板上设有呈阵列布置的多个弹簧针，弹簧针与老化子板背面的金属触点相匹配、并相接触，从而将将老化后的芯片接入性能测试仪器。所述老化子板通过螺栓、螺母固定于通用老化母板，老化子板上设有供螺栓穿过的通孔。一种基于子母板的集成电路芯片老化测试方法，包括以下步骤：（1）针对不同型式的待测试芯片，将与之相匹配的外围应用电路集成于老化子板的正面；并在老化子板的背面安装金属触点阵列；（2）将待测试芯片安装于老化子板的芯片安装部，并将待测试芯片的管脚和外围应用电路分别与相应的金属触点连接；（3）将带有待测试芯片的老化子板，安装于通用老化母板的工位上；（4）将通用老化母板与老化试验机台相连接，以通过老化子板引入老化试验机台的老化驱动信号，进行高温高湿动态老化试验；（5）老化试验结束后，将老化子板从通用老化母板上取下，并将老化子板上的外围应用电路与老化后的芯片断开；（6）将带有老化后芯片的老化子板与性能测试仪器相连接，以通过老化子板背面的金属触点引入性能测试仪器的测试信号，进行性能测试。所述老化子板上所有的外围应用电路与芯片安装部所安装的待测试芯片之间，均通过0欧姆电阻电性连接；经所述步骤（4）老化试验后，使用高温烙铁解焊去掉0欧姆电阻，使外围应用电路与芯片断开。所述步骤（6）中，带有老化后芯片的老化子板通过一芯片连接插座与性能测试仪器相连接；芯片连接插座包括一插座体，插座体上安装有测试板，测试板上设有呈阵列布置的多个弹簧针，弹簧针与老化子板背面的金属触点相匹配、并相接触，从而将老化后的芯片接入性能测试仪器。与现有技术相比，本专利技术的优点在于：（1）采用由通用老化母板和老化子板构成的子母板结构，老板子板可安装于通用老化母板的一工位上，待测试芯片安装于老化子板上的芯片安装部；利用改变可安装于通用老化母板上的老化子板来替代现有技术中更换整个老化测试板，不再需要根据不同封装型式的产品订制专用的整个老化测试板，大幅度降低了测试成本，降低了测试周期，提高了测试效率，非常适用于多种不同封装产品的老化测试。（2）老化子板的背面安装有多个金属触点，其中一部分金属触点与所安装的待测试芯片的管脚相连接，另一部分与老化子板正面上的外围应用电路相连接；一方面，设置的金属触点便于与通用老化母板工位上的插针相连接；另一方面，在老化试验结束后，使外围应用电路与芯片断开，将带有老化后芯片的老化子板接入性能测试仪器，快速地进行老化后芯片的性能测试。附图说明图1：本专利技术中通用老化母版的结构示意图。图2：本专利技术中老化子板的正面结构示意图。图3：本专利技术中老化子板的背面结构示意图。图4：本专利技术中待测试芯片与老化子板的配合示意图。图5：本专利技术中带有待测试芯片的老化子板与通用老化母板的分解示意图。图6：本专利技术老化子板中的待测试芯片与外围应用电路连接的结构示意图。图7：本专利技术中芯片连接插座的结构示意图。图8：本专利技术芯片连接插座中测试板的结构示意图。具体实施方式以下将结合附图对本专利技术的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本专利技术的目的、特征和效果。如图1至图8所示，一种基于子母板的集成电路芯片老化测试装置，包括通用老化母板10和多个老化子板20。通用老化母板10上设有多个用于安装老化子板20的工位11、用于与老化试验机台相连接的金手指接口12、电源接口13和LED指示灯，工位11上安装有呈阵列布置的多个插针111；其中，金手指12、电源接口13和LED指示灯，以实现老化试验机台的驱动模块、电源和工作指示的接入等功能。具体实施例中，通用老化母板10为由环氧树脂材料（FR5）板材制成的PCB板，环氧树脂材料具有高使用寿命，确保了通用老化母板能够多次复用。老化子板20为一定规格尺寸的PCB板，可安装于通用老化母板10的一工位11上，并在四周采用螺栓、螺母固定在通用老化母板10上，老板子板20的四周上设有供螺栓穿过的通孔24。老化子板20的正面上设有芯片安装部21、并集成有外围应用电路，待测试芯片30安装于芯片安装部21；外围应用电路与芯片安装部21所安装的待测试芯片30相匹配，具体为：根据所安装的待测试芯片的封装型式和引脚排列，来集成对芯片进行老化试验的外围应用电路。对于外围应用电路的集成方法，为本领域的现有技术，在此不再赘述。本专利技术中，待测试芯片30可通过贴片方式或者插接方式安装于老化子板20上的芯片安装部21；当采用插接方式安装时，芯片安装部21上设有一用于插接待测试芯片30的芯片插座。对于以贴片方式和以插接方式安装芯片的方法，已为本领域所熟知，在此不再赘述。老化子板20的背面上安装有呈阵列布置的多个金属触点22，其中，多个金属触点22的一部分与芯片安装部21所安装待测试芯片30的管脚31电性连接，另一部分与老化子板20正面上的外围应用电路电本文档来自技高网...

【技术保护点】
一种基于子母板的集成电路芯片老化测试装置，其特征在于，该装置包括通用老化母板（10）和多个老化子板（20）；通用老化母板（10）上设有多个工位（11）、金手指接口（12）和电源接口（13），工位（11）上安装有呈阵列布置的多个插针（111），金手指接口（12）用于与老化试验机台相连接；老化子板（20）可安装于通用老化母板（10）的一工位（11）上，其正面上设有芯片安装部（21）、并集成有外围应用电路，待测试芯片安装于芯片安装部（21），外围应用电路与芯片安装部（21）所安装的待测试芯片相匹配；老化子板（20）的背面上安装有呈阵列布置的多个金属触点（22），其中，多个金属触点（22）的一部分与芯片安装部（21）所安装待测试芯片的管脚电性连接，另一部分与老化子板（20）正面上的外围应用电路电性连接；工位（11）上的插针（111）与老化子板（20）背面的金属触点（22）相匹配、并相接触，从而将老化子板（20）接入通用老化母板（10）。

【技术特征摘要】
1.一种基于子母板的集成电路芯片老化测试装置，其特征在于，该装置包括通用老化母板（10）和多个老化子板（20）；通用老化母板（10）上设有多个工位（11）、金手指接口（12）和电源接口（13），工位（11）上安装有呈阵列布置的多个插针（111），金手指接口（12）用于与老化试验机台相连接；老化子板（20）可安装于通用老化母板（10）的一工位（11）上，其正面上设有芯片安装部（21）、并集成有外围应用电路，待测试芯片安装于芯片安装部（21），外围应用电路与芯片安装部（21）所安装的待测试芯片相匹配；老化子板（20）的背面上安装有呈阵列布置的多个金属触点（22），其中，多个金属触点（22）的一部分与芯片安装部（21）所安装待测试芯片的管脚电性连接，另一部分与老化子板（20）正面上的外围应用电路电性连接；工位（11）上的插针（111）与老化子板（20）背面的金属触点（22）相匹配、并相接触，从而将老化子板（20）接入通用老化母板（10）。2.根据权利要求1所述的测试装置，其特征在于：所述插针（111）为弹簧针。3.根据权利要求1至3中任一项所述的测试装置，其特征在于：待测试芯片以贴片方式安装于老化子板（20）上的芯片安装部（21）。4.根据权利要求1至3中任一项所述的测试装置，其特征在于：待测试芯片以插接方式安装于老化子板（20）上的芯片安装部（21），所述芯片安装部（21）上设有一用于插接待测试芯片的芯片插座。5.根据权利要求1至3中任一项所述的测试装置，其特征在于：所述老化子板（20）上所有的外围应用电路与芯片安装部（21）所安装的待测试芯片之间，均通过0欧姆电阻电性连接。6.根据权利要求1至3中任一项所述的测试装置，其特征在于：该装置还包括一芯片连接插座（40），芯片连接插座（40）包括一插座体（41），插座体（41）上安装...

【专利技术属性】
技术研发人员：朱笑鶤，余瑶，
申请(专利权)人：上海鑫匀源科技有限公司，
类型：发明
国别省市：上海,31