The design method of high speed AD acquisition based on FPGA, using FPGA chip as the control core, using 8 channel 16 bit high precision AD7606 data acquisition hardware, according to the AD7606 rules, to improve the data acquisition speed by designing the correct AD sequence, AD7606 and FPGA interface mode for high-speed serial interface, real-time voltage 8 channel values after AD conversion into a 16 bit binary number, and then sent to FPGA for subsequent processing. The invention does not violate the relevant requirements by the AD chip, as far as possible to shorten the time to speed up the timing and sampling interval sampling rate, and the traditional MCU or CPU as control chip and AD sampling, FPGA+AD data acquisition system to control the short cycle, greatly reducing the pre data acquisition time, has the advantages of short development cycle, strong flexibility, general ability, easy to develop and expand.
【技术实现步骤摘要】
一种基于FPGA的高速AD采集的设计方法
本专利技术针对电力系统中对于一些微弱信号的采集和监测设计了一种基于大规模现场可编程逻辑器件(FPGA),采用AD7606芯片,实现16位高速串行模数转换,为测量数据的实时性和准确性提供有力保障。
技术介绍
随着全球电网持续的发展,电力线监测、继电保护产品不断地更新换代并改变着设计模式,在电力线路测量和保护系统中,需要对多相输配电网络的大量电流和电压通道进行同步采样,对于现场测量到微弱的电压电流信号,必须先经过A/D(模/数)转换,变成数字信号,才能送入计算机进行相应的处理,从而实现对系统的控制。而现在多数是以单片机或CPU作为控制核心,尽管其编程简便,控制灵活,但是速度慢,控制周期长却成为影响系统高速性的重要因素,单片机的运行速度极大的限制了对AD高速性能的利用。
技术实现思路
针对现有技术中存在的上述问题,本专利技术设计了一种以FPGA(EP4CE55F23I7)为控制核心,采用8通道16位高精度的AD7606进行数据采集,通过设计正确的AD时序来提高采集数据的速度,AD7606和FPGA接口模式为高速串行接口,将8个通道的实时电压值经过AD转换成16位二进制数,然后发送给FPGA进行后续的处理。整个软件的设计基于QuarterⅡ平台,使用Verilog语言进行编程,并且本次设计遵循AD各项硬件指标。为了提高AD采样的速度,本专利技术采用如下的技术方案:一种基于FPGA的高速AD采集的设计方法,其特征在于:以FPGA芯片为控制核心,采用8通道16位高精度的AD7606进行数据采集,通过设计正确的AD时序来提高采集数据 ...
【技术保护点】
一种基于FPGA的高速AD采集的设计方法,其特征在于:以FPGA芯片为控制核心,采用8通道16位高精度的AD7606进行数据采集,通过设计正确的AD时序来提高采集数据的速度,缩短采样时间,AD7606和FPGA接口模式为高速串行接口,将8个通道的实时电压值经过AD转换成16位二进制数,然后发送给FPGA进行后续的处理。
【技术特征摘要】
1.一种基于FPGA的高速AD采集的设计方法,其特征在于:以FPGA芯片为控制核心,采用8通道16位高精度的AD7606进行数据采集,通过设计正确的AD时序来提高采集数据的速度,缩短采样时间,AD7606和FPGA接口模式为高速串行接口,将8个通道的实时电压值经过AD转换成16位二进制数,然后发送给FPGA进行后续的处理。2.根据权利要求1所述的基于FPGA的高速AD采集的设计方法,其特征在于:利用高集成度EP4CE55F23I7配合16位高精度8通道AD7606采集数据。3.根据权利要求1所述的基于FPGA的高速AD采集的设计方法,其特征在于:采用AD7606的高速串行接口传输数据,nP/S/BSEL接3.3V高电平,将RANGE接口接地,表示AD输入模拟电压值处于-5V至+5V之间,并且把Busy和Firstdata接口...
【专利技术属性】
技术研发人员:张杭,刘欢,张宏扬,张宇培,丁洁,
申请(专利权)人:南京因泰莱电器股份有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。