基于数字相频检测法的谐振式加速度计频率锁定电路制造技术

本发明专利技术公开了基于数字相频检测法的谐振式加速度计频率锁定电路装置，由硅微谐振式微加速度计的两组信号敏感电极、两组力矩反馈电极以及两组恒幅稳频控制电路组成。每组恒幅稳频控制电路包括检测接口电路、解调滤波电路、AD采样电路、比较器电路、FPGA控制算法、DA转换电路、驱动接口电路，硅微谐振式微加速度计的信号敏感电极与检测接口电路相连接、硅微谐振式微加速度计的力矩反馈电极与驱动接口电路相连接。本发明专利技术采用分开获取信号幅值和相位信息的方法，能够用低速率高精度的AD实现幅值的高精度采样，同时采用高速比较器对信号进行转换以保留信号的相位信息，从而实现了高转换速率和量化精度的协调，提高了测控电路的整体精度。

Resonant accelerometer frequency locking circuit based on digital phase frequency detection method

The invention discloses a resonant acceleration digital phase frequency detection method based on frequency locking circuit device, the silicon micro resonant micro electrode, two groups of signal sensitive accelerometer two sets of torque feedback electrode and two groups of constant amplitude frequency control circuit. With constant amplitude frequency stabilization control circuit comprises a detecting circuit, demodulation filter circuit, AD sampling circuit, comparator circuit, FPGA control algorithm, DA conversion circuit, drive circuit, silicon micro resonant micro accelerometer signal sensitive electrode and detecting circuit is connected, the silicon resonant micro accelerometer and driving torque feedback electrode the interface circuit is connected. The invention adopts the method of obtaining information from signal amplitude and phase, can achieve high accuracy sampling amplitude with low rate high precision AD, using high speed comparator to signal conversion to retain the signal phase information, so as to realize the coordination of the high conversion rate and quantization accuracy, improve the overall accuracy of the measuring and controlling circuit.

【技术实现步骤摘要】
基于数字相频检测法的谐振式加速度计频率锁定电路
本专利技术涉及微机电系统(MEMS)和微惯性器件测量技术，具体涉及到一种基于数字相频检测法的谐振式加速度计频率锁定电路装置。
技术介绍
微机电加速度计是指利用微机电系统(MEMS)技术，并依据哥式效应原理工作的一类加速度计。根据敏感信号的不同，微机电加速度计可分为电容式微加速度计、谐振式微加速度计、压阻式微加速度计、压电式微加速度计和隧道电流式微加速度计。谐振式微加速度计直接将被测加速度转换为谐振器的频率变化，具有高灵敏度、较宽的动态范围、以及直接输出数字量等优势，使其成为新一代高精度微机电加速度计的发展方向。现有技术中报道了很多种数字控制方式，大多数控制方式需要采用精度高、速率快的AD转换芯片对信号进行采样，以完整的保留信号的幅度、相位信息，但AD转换芯片的采样速率和量化精度相互制约，从而限制了整个测控电路了精度。因此，将信号的幅值、相位信息分别提取成为提高谐振式加速度计测控电路精度的关键所在。
技术实现思路
专利技术目的：针对现有技术不足，本专利技术设计了一种基于数字相频检测法的谐振式加速度计频率锁定电路装置。技术方案：基于数字相频检测法的谐振式加速度计频率锁定电路，包括谐振式微加速度计，在所述谐振式微加速度计上设有至少两组信号敏感电极以及与所述信号敏感电极相对应的力矩反馈电极；每组所述信号敏感电极与相对应的所述力矩反馈电极之间通过恒幅稳频控制电路连接；所述恒幅稳频控制电路包括检测接口电路、解调滤波电路、AD采样电路、比较器电路、FPGA控制模块、DA转换电路、驱动接口电路；所述检测接口电路与所述信号敏感电极连接；所述驱动接口电路与所述力矩反馈电极连接；所述检测接口电路一路输出与所述解调滤波电路连接；所述检测接口电路的另一路输出与所述比较器电路连接；所述比较器电路一路输出连接所述FPGA控制模块，另一路输出与所述解调滤波电路连接；所述解调滤波电路、AD采样电路、FPGA控制模块、DA转换电路以及驱动接口电路依次连接；所述FPGA控制模块包括恒幅控制电路和稳频控制电路；所述恒幅控制电路包括依次连接的第一滤波模块和第一PI控制模块；所述第一滤波模块与所述AD采样电路连接；所述第一PI控制模块连接输出调理模块；所述稳频控制电路包括依次连接的鉴频鉴相器、第二滤波模块、第二PI控制模块以及移位相加控制模块；所述鉴频鉴相器与所述比较器电路连接；所述移位相加控制模块的一路输出端连接有数字比较器，所述数字比较器的输出端连接所述鉴频鉴相器；所述移位相加控制模块的另一路输出端连接所述输出调理模块；所述输出调理模块与所述DA转换电路连接。所述鉴频鉴相器包括第一触发器模块、第二触发器模块以及与两个触发器模块连接的逻辑判断模块；两个所述触发器模块分别与所述比较器电路和数字比较器连接；所述逻辑判断模块的输出包含超前、滞后、跟踪三种状态并将状态反馈给两个所述触发器模块；所述逻辑逻辑判断模块连接滤波模块。所述滤波模块包括若干寄存器，输入端乘法器，输入端存储器，寄存端乘法器，寄存端存储器，输出端乘法器，输出端存储器以及加法器(41)；所述寄存器与所述滤波模块的输入及加法器的输出连接；滤波模块的输入与所述输入端乘法器连接，输入端乘法器连接有输入端存储器；寄存器的输出分别作为寄存端乘法器的输入，所述寄存端乘法器分别连接有寄存端存储器；所述输入端乘法器、寄存端乘法器的输出与加法器相连接，所述加法器作为输出端乘法器的输入，所述输出端乘法器连接有输出端存储器；所述输出端乘法器的输出作为整个滤波模块的输出与相位的PI控制模块相连接。所述PI控制模块采用增量式PI控制算法，包括参考模块、比较环节、比例环节、第一输入信号寄存器、第二输入信号、积分环节以及加法器；所述比较环节连接所述滤波模块以及所述参考模块；所述比较环节的输出端分别与比例环节及第一输入信号寄存器连接；所述第一输入信号寄存器的输出端连接积分环节；所述比例环节、所述积分环节以及所述第二输入信号寄存器的输出端均与所述加法器连接；所述加法器的输出一路与所述第二输入信号寄存器连接，一路与所述移位相加控制模块的输入相连接。所述移位相加控制模块的移位相加算法用于相位跟踪，同时作为反馈回路中的数字比较器的输入；包括第一位数选择器、第二位数选择器、加法器、初始相位比较器、相位控制字寄存器、象限映射器以及移位相加流水线算法模块；两个所述位数选择器分别提取相位的PI控制器输出的低N-2位和高二位数据；所述第一位数选择器与所述加法器连接；所述第二位数选择器分别连接所述初始相位比较器和所述相位控制字寄存器；所述初始相位比较器与所述加法器连接；所述相位控制字寄存器连接所述象限映射器；所述加法器与所述象限映射器的输出端均与所述移位相加流水线算法模块连接。有益效果：(1)采用基于相频检测法的鉴相模式，具有精度高、动态范围宽、精度高等优点。(2)分开获取信号的幅值和相位信息，能够用低速率高精度的AD实现幅值的高精度采样，同时采用高速比较器获取信号的相位信息，从而实现了高转换速率和量化精度的协调，提高了电路的整体精度。(3)基于移位相加算法实现相位的闭环控制，采用多级流水线的方式实现相位的控制，节省了硬件资源的同时具有较高的相位精度。(4)使用二路独立的恒幅稳频控制回路，有效地抑制了回路间的相互干扰，提高了系统的稳定性。(5)谐振式加速度计数字控制电路具有数字化控制和输出的优点，便于与外设接口相连接，所有的控制算法均在FPGA内实现，具有集成度高、体积小、功耗低等优点。附图说明图1是本专利技术的基于数字相频检测法的谐振式加速度计频率锁定电路框图。图2是本专利技术的FPGA控制算法框图。图3是本专利技术的鉴频鉴相器算法框图。图4是本专利技术的二阶IIR算法框图。图5是本专利技术的PI控制算法框图。图6是本专利技术的移位相加算法框图。其中，1为硅微谐振式微加速度计，2、9为检测接口电路，3、10为解调滤波电路，4、11为比较器电路，5、12为AD采样电路，6、13为FPGA控制模块7、14为DA转换电路，8、15为驱动接口电路，16为第一滤波模块，17为第一PI控制模块，18为鉴频鉴相器，19为第二滤波模块，20为第二PI控制模块，21为移位相加控制模块，22为数字比较器23为输出调理模块，24为第一触发器模块，25为第二触发器模块，26为逻辑判断模块，27、28、35、36为寄存器，29为输入端乘法器，31、33、37、39为寄存端乘法器，42为输出端乘法器，30为输入端存储器，32、34、38、40为寄存端存储器，43为输出端存储器，41为加法器，44为比较环节，45为参考模块46为比例环节，47为第一输入信号寄存器，50为第二输入信号寄存器，48为积分环节，49为加法器，51为第一位数选择器，53为第二位数选择器，52为加法器，54为初始相位比较器，55为相位控制字寄存器，56为象限映射器，57为移位相加流水线算法模块。具体实施方式下面结合附图对本专利技术做更进一步的解释。如图1所示，一种基于数字相频检测法的谐振式加速度计频率锁定电路装置，由硅微谐振式微加速度计1的两组信号敏感电极Ai、Bi，两组力矩反馈电极Ao、Bo以及两组恒幅稳频控制电路组成。每组恒幅稳频控制电路包括检测接口电路2、9，解调滤本文档来自技高网...

【技术保护点】
基于数字相频检测法的谐振式加速度计频率锁定电路，包括谐振式微加速度计(1)，其特征在于：在所述谐振式微加速度计(1)上设有至少两组信号敏感电极以及与所述信号敏感电极相对应的力矩反馈电极；每组所述信号敏感电极与相对应的所述力矩反馈电极之间通过恒幅稳频控制电路连接；所述恒幅稳频控制电路包括检测接口电路、解调滤波电路、AD采样电路、比较器电路、FPGA控制模块、DA转换电路、驱动接口电路；所述检测接口电路与所述信号敏感电极连接；所述驱动接口电路与所述力矩反馈电极连接；所述检测接口电路一路输出与所述解调滤波电路连接；所述检测接口电路的另一路输出与所述比较器电路连接；所述比较器电路一路输出连接所述FPGA控制模块，另一路输出与所述解调滤波电路连接；所述解调滤波电路、AD采样电路、FPGA控制模块、DA转换电路以及驱动接口电路依次连接；所述FPGA控制模块包括恒幅控制电路和稳频控制电路；所述恒幅控制电路包括依次连接的第一滤波模块(16)和第一PI控制模块(17)；所述第一滤波模块(16)与所述AD采样电路连接；所述第一PI控制模块(17)连接输出调理模块(23)；所述稳频控制电路包括依次连接的鉴频鉴相器(18)、第二滤波模块(19)、第二PI控制模块(20)以及移位相加控制模块(21)；所述鉴频鉴相器(18)与所述比较器电路连接；所述移位相加控制模块(21)的一路输出端连接有数字比较器(22)，所述数字比较器(22)的输出端连接所述鉴频鉴相器(18)；所述移位相加控制模块(21)的另一路输出端连接所述输出调理模块(23)；所述输出调理模块(23)与所述DA转换电路连接。...

【技术特征摘要】
1.基于数字相频检测法的谐振式加速度计频率锁定电路，包括谐振式微加速度计(1)，其特征在于：在所述谐振式微加速度计(1)上设有至少两组信号敏感电极以及与所述信号敏感电极相对应的力矩反馈电极；每组所述信号敏感电极与相对应的所述力矩反馈电极之间通过恒幅稳频控制电路连接；所述恒幅稳频控制电路包括检测接口电路、解调滤波电路、AD采样电路、比较器电路、FPGA控制模块、DA转换电路、驱动接口电路；所述检测接口电路与所述信号敏感电极连接；所述驱动接口电路与所述力矩反馈电极连接；所述检测接口电路一路输出与所述解调滤波电路连接；所述检测接口电路的另一路输出与所述比较器电路连接；所述比较器电路一路输出连接所述FPGA控制模块，另一路输出与所述解调滤波电路连接；所述解调滤波电路、AD采样电路、FPGA控制模块、DA转换电路以及驱动接口电路依次连接；所述FPGA控制模块包括恒幅控制电路和稳频控制电路；所述恒幅控制电路包括依次连接的第一滤波模块(16)和第一PI控制模块(17)；所述第一滤波模块(16)与所述AD采样电路连接；所述第一PI控制模块(17)连接输出调理模块(23)；所述稳频控制电路包括依次连接的鉴频鉴相器(18)、第二滤波模块(19)、第二PI控制模块(20)以及移位相加控制模块(21)；所述鉴频鉴相器(18)与所述比较器电路连接；所述移位相加控制模块(21)的一路输出端连接有数字比较器(22)，所述数字比较器(22)的输出端连接所述鉴频鉴相器(18)；所述移位相加控制模块(21)的另一路输出端连接所述输出调理模块(23)；所述输出调理模块(23)与所述DA转换电路连接。2.根据权利要求1所述的谐振式加速度计频率锁定电路，其特征在于：所述鉴频鉴相器(18)包括第一触发器模块(24)、第二触发器模块(25)以及与两个触发器模块连接的逻辑判断模块(26)；两个所述触发器模块分别与所述比较器电路和数字比较器(22)连接；所述逻辑判断模块(26)的输出包含超前、滞后、跟踪三种状态并将状态反馈给两个所述触发器模块；所述逻辑逻辑判断模块(26)连接滤波模块。3.根据权利要求1所述的谐振式加速度计频率锁定电路，其特征在于：所述滤波模块包括若干寄存器(27、28、35、36)，输入端乘法器(29)，输入端存储器(30)，寄存端乘法器(31、33、37、39)，寄存端存储器(32、34、38、40)，输出端乘法器(42)，输出端存储器(53)以及加法器(41)；所述寄...

【专利技术属性】
技术研发人员：杨波，王斌龙，汪秋华，吴磊，陆城富，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32