The invention discloses a high-speed serial bus structure suitable for multipoint interconnection and a communication method thereof, relating to the field of information interaction of communication devices. The master board the bus structure and the station has a single board clock transmission channel and a data transmission channel, transmission channel clock and data transmission channel are realized by the M LVDS bus. The master board uses the clock transmission channel provides bus clock for each site single board to send and receive data; at the same time responsible for the maintenance of the bus, when the bus is idle, the station sent from single board granted permissions, the single board to send data from the station. From the station single board for: after obtaining the transmission authority, by comparing the address of each station from the single board level, distinguish different priority to compete bus rights, data transmission. All sites on the bus, using a competitive way using the bus, have higher real-time performance; use the master station management bus mode, so that each site can gain equal opportunities when competing for the bus.
【技术实现步骤摘要】
一种适用于多点互联的高速串行总线结构及其通信方法
本专利技术涉及通信设备的信息交互
,具体来讲是一种适用于多点互联的高速串行总线结构及其通信方法。
技术介绍
通信设备及一些大型电子设备通常由多块电路板(简称单板)共同实现复杂的功能,各单板之间需要进行信息沟通,如各单板的工作状态、相互之间的控制等。采用总线实现各单板之间的互连,可以大大减少背板连线的数量,是一种必然的选择。现有总线技术很多,如I2C(Inter-IntegratedCircuit,内部集成电路)总线和CAN(ControllerAreaNetwork,控制器局域网络)总线等,这些技术在工业电子、通信设备等领域都已有广泛应用,但存在传输数据速率不高(CAN总线最高速率只有1Mbps)、信息量不大等方面的限制。对大容量通信系统或一些大型电子设备,单板之间需要传送大量信息,并且信息要求实时性强的场合,无法满足使用要求。例如:在通信设备中,很多板卡之间需要通告板在位信息、实时告警信息等,这些信息数据量不大,但要求高的实时性和可靠性,且由于板卡数量多,必须采用高速总线才能实现。实际操作中,多个节点互连的高速背板总线(速率大于1Mbps)硬件上可采用TIA/EIA-899标准的M-LVDS(MultipointlowVoltageDifferentialSignaling,多点低电压差分信号)电平实现,但在总线链路层协议方面,主要采用HDLC(HighLevelDataLinkControl,高级数据链路控制规程)协议实现多节点之间的通信,在HDLC协议中,定义了主站、从站和复合站三种链路结构,但 ...
【技术保护点】
一种适用于多点互联的高速串行总线结构,包括一个作为主站的单板和若干作为从站的单板,其特征在于:主站单板与各从站单板之间具有一条时钟传输通道和一条数据传输通道,时钟传输通道采用由主站单板发送、从站单板接收的单向传输方式,数据传输通道采用主站单板、从站单板均可发送、接收的双向传输方式,且时钟传输通道和数据传输通道均由M‑LVDS总线实现;所述主站单板用于:利用时钟传输通道提供总线时钟,供各站点单板同步发送和接收数据;同时负责维护总线,当总线空闲时,授予各从站单板发送权限,让各从站单板利用数据传输通道发送数据;所述从站单板用于:在获得发送权限后,通过比较各从站单板地址的高低,区分不同的优先级来竞争总线使用权,进行数据的发送。
【技术特征摘要】
1.一种适用于多点互联的高速串行总线结构,包括一个作为主站的单板和若干作为从站的单板,其特征在于:主站单板与各从站单板之间具有一条时钟传输通道和一条数据传输通道,时钟传输通道采用由主站单板发送、从站单板接收的单向传输方式,数据传输通道采用主站单板、从站单板均可发送、接收的双向传输方式,且时钟传输通道和数据传输通道均由M-LVDS总线实现;所述主站单板用于:利用时钟传输通道提供总线时钟,供各站点单板同步发送和接收数据;同时负责维护总线,当总线空闲时,授予各从站单板发送权限,让各从站单板利用数据传输通道发送数据;所述从站单板用于:在获得发送权限后,通过比较各从站单板地址的高低,区分不同的优先级来竞争总线使用权,进行数据的发送。2.如权利要求1所述的适用于多点互联的高速串行总线结构,其特征在于:该总线结构还包括一个作为备用主站的单板,该备用主站单板在通常情况下,工作于从站状态,当主站故障时,自动切换代替主站单板工作。3.如权利要求1或2所述的适用于多点互联的高速串行总线结构,其特征在于:所述M-LVDS总线采用TIA/EIA-899标准的M-LVDS电平实现,发送和接收接口均采用支持M-LVDS电平标准的接口芯片实现。4.一种基于权利要求1所述总线结构的适用于多点互联的高速串行总线的通信方法,该通信方法包括主站单板收发数据流程和从站单板收发数据流程,其特征在于,所述主站单板收发数据流程包括以下步骤:步骤A1、主站单板上电,等总线稳定后检测总线是否处于完全空闲状态,若是,转入步骤A2;否则,转入步骤A3,等待接收各从站单板发来的数据;步骤A2、主站单板利用时钟传输通道向各从站单板发送允许从站单板发送数据的主站轮询,交出总线占用权限,请求从站单板发送数据,转入步骤A3;步骤A3、主站单板利用数据传输通道接收各从站单板发来的数据,判断发来的数据中是否有应答请求,若有,则在总线处于一般空闲状态时,开始竞争总线使用权,发送本站的响应应答,然后返回步骤A1,继续检测总线状态;若没有,表明发来的数据是各从站单板回复的各从站的信息数据,则记录所述发来的数据,然后返回步骤A1,继续检测总线状态。5.如权利要求4所述的适用于多点互联的高速串行总线的通信方法,其特征在于,所述从站单板收发数据流程包括以下步骤:步骤B1、从站单板实时检测总线是否处于一般空闲状态,若否,表明从站单板无法使用总线,只能接收数据,转入步骤B2;若是,转入步骤B3;步骤B2、从站单板利用时钟传输通道和数据传输通道接收从其他站点发来的数据,一旦发来的数据中有主站轮询或应答请求,则记录下相应的主站轮询标志或应答请求标志,然后返回步骤B1检测总线状态;步骤B3、当有主站轮询标志时,从站单板开始竞争总线使用权,利用数据传输通道发送本站的信息数据,然后返回步骤B1继续检测总线状态;当有应答请求标志时,从站单板开始竞争总线使用权,利用数据传输通道发送本站的响应应答,然后返回步骤B1继续检测总线状态。6.如权利要求5所述的适用于多点互联的高速串行总线的通信方法,其特征在于:所述主站单板、从站单板依据指定的帧...
【专利技术属性】
技术研发人员:吕建新,
申请(专利权)人:烽火通信科技股份有限公司,
类型:发明
国别省市:湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。