一种多路读写多容量选择的FIFO控制器制造技术

本发明专利技术公开了一种多路读写多容量选择的FIFO控制器，属于数字集成电路的技术领域。控制器包括：FIFO控制电路、用户SRAM读写控制电路、地址译码电路、多路选择电路、SRAM存储体电路。该控制器根据系统输入容量选择信号分配当前FIFO容量，对除去FIFO占用空间后的SRAM存储体电路进行划分得到各用户设备类似FIFO操作的数据存储空间，根据地址译码电路输出的选择信号完成系统所选FIFO的读写操作以及系统所选用户设备的类似FIFO操作，利用同一块大容量SRAM实现了FIFO容量可选，并与其它设备共享访问FIFO未占用的SRAM地址空间，整合了全芯片SRAM存储体，提高资源利用率。

A multiple read and write multi capacity FIFO controller

The invention discloses a FIFO controller with multiple read-write and multi capacity selection, which belongs to the technical field of the digital integrated circuit. The controller comprises a FIFO control circuit, SRAM control circuit, the user to read and write the address decoding circuit, SRAM memory circuit, multi-channel selecting circuit. The controller according to the input signal distribution system capacity of the current FIFO capacity to remove SRAM memory circuit FIFO space after the division of data storage space each user device similar to the FIFO operation, according to the selected user equipment selection signal output address decoding circuit to complete the system selected FIFO read and write operations and system similar to the FIFO operation the optional FIFO capacity, with the same piece of large capacity SRAM and FIFO share access to the unoccupied SRAM address space and other equipment, integration of the whole chip SRAM memory, improve the utilization rate of resources.

【技术实现步骤摘要】
一种多路读写多容量选择的FIFO控制器
本专利技术公开了一种多路读写多容量选择的FIFO控制器，属于数字集成电路的

技术介绍
FIFO（FirstInFirstOut），即先进先出存储器的简称，在系统设计中，为了增加数据传输速率、大批量处理数据流、解决不同时钟域系统之间的数据传输问题，通常使用FIFO存储器。常见的FIFO存储器一般有两种构成方式：一种是由移位寄存器阵列构成，另一种是由具有读和写地址指针的双端口RAM构成。根据FIFO工作的时钟域，又可以将FIFO存储器分为同步FIFO和异步FIFO两类，同步FIFO是指读时钟与写时钟为同一个时钟，而异步FIFO是指读时钟与写时钟为两个互相独立的时钟。FIFO的使用非常广泛，其中又以由SRAM组成的FIFO更为紧凑实用，本专利技术主要是针对由SRAM组成的FIFO提出改进。在一般设计实现中，一块SRAM只用来实现一个FIFO，单块SRAM的容量通常比作为缓存用的FIFO的容量大得多，那么，大容量的SRAM仅实现一个FIFO会白白浪费掉剩余的存储空间。尤其是SRAM应用需求多或需要多个容量不一样的FIFO等设计需求时，多个SRAM剩余的存储空间浪费更加严重，资源利用率也比较低。
技术实现思路
本专利技术的专利技术目的是针对上述
技术介绍
的不足，提供了一种多路读写多容量选择的FIFO控制器，实现了FIFO容量的灵活调整以及SRAM剩余存储体空间的充分利用，解决了一块SRAM仅用以实现一个FIFO存在资源利用率低的技术问题。本专利技术为实现上述专利技术目的采用如下技术方案：一种多路读写多容量选择的FIFO控制器，包括：FIFO控制电路，根据系统输入容量选择信号分配当前FIFO容量，调节当前FIFO读地址信号和当前FIFO写地址信号，用户SRAM读写控制电路，接收FIFO控制电路输出的当前FIFO容量指示信号，根据SRAM存储体电路除去当前FIFO容量后的剩余容量为各用户设备分配类似FIFO操作的读写地址，地址译码电路，根据系统设备地址信号输出表征系统所选当前FIFO及用户设备的选择信号，多路选择电路，接收FIFO控制电路输出的当前FIFO读地址信号和当前FIFO写地址信号、用户SRAM读写控制电路输出的各用户设备类似FIFO操作的读写地址、地址译码电路输出的选择信号，完成系统所选当前FIFO的读写操作及系统所选用户设备的类似FIFO操作，及，SRAM存储体电路，具有按照当前FIFO容量划分的当前FIFO存储体空间以及各用户设备类似FIFO操作的数据存储体空间。作为多路读写多容量选择的FIFO控制器的进一步优化方案，类似FIFO操作包含但不限于RAM读写操作、堆栈操作。作为多路读写多容量选择的FIFO控制器的进一步优化方案，FIFO控制电路包括：FIFO容量选择电路，根据其输入端接收的系统输入容量选择信号以及SRAM存储体电路中不同存储体空间的阈值选择当前FIFO容量，当前长度信号产生电路，根据当前长度信号的值与当前FIFO容量的数值关系、FIFO写数据使能信号、FIFO读数据使能信号，依据防止写溢出和读空的原则调节当前长度信号的值，读地址信号产生电路，在进行FIFO读操作的过程中，根据当前FIFO读地址信号与当前FIFO容量的数值关系调节当前FIFO读地址信号的值，及，写地址信号产生电路，根据当前长度信号和当前FIFO读地址信号之和与当前FIFO容量的数值关系调节当前FIFO写地址信号。再进一步的，多路读写多容量选择的FIFO控制器中的FIFO容量选择电路通过多路选择器实现，多路选择器的输入端输入SRAM存储体电路中不同存储体空间的阈值，多路选择器的选择端接系统输入容量选择信号，多路选择器输出当前FIFO容量。再进一步的，多路读写多容量选择的FIFO控制器中的当前长度信号产生电路：在FIFO写数据使能信号有效且当前长度信号的值在当前FIFO容量范围内时，对当前长度信号的值加一进行FIFO写操作，否则，在FIFO读数据使能信号有效且当前长度信号的值大于零时对当前长度信号的值减一进行FIFO读操作。更进一步的，多路读写多容量选择的FIFO控制器中的当前长度信号产生电路包括：两个二选一数据选择器及D触发器，第一二选一数据选择器，其选择端输入FIFO读数据使能信号读数据使能信号有效且当前长度信号值大于0的逻辑判别式，其1输入端输入当前长度信号减一的值，第二二选一数据选择器，其选择端输入FIFO写使能信号有效且当前长度信号值在当前FIFO容量范围内的逻辑判别式，其1输入端输入当前长度信号加一的值，其0输入端接第一二选一数据选择器的输出端，D触发器，其输入端接第二二选一数据选择器的输出端，其输出端接第一二选一数据选择器的0输入端。再进一步的，多路读写多容量选择的FIFO控制器中的读地址信号产生电路：在FIFO读数据使能信号有效且当前长度信号大于0的情况下：当前FIFO读地址信号在当前FIFO容量范围内时，对当前FIFO读地址信号进行加一操作，直至当前FIFO读地址信号超出当前FIFO容量范围时，对当前FIFO读地址信号进行归零操作；其余情况下保持当前FIFO读地址信号不变。更进一步的，多路读写多容量选择的FIFO控制器中的读地址信号产生电路包括：两个二选一数据选择器及D触发器，第一二选一数据选择器，其选择端输入当前FIFO读地址信号等于当前FIFO容量的逻辑判别式，其0输入端输入当前FIFO读地址信号加一的值，其1输入端输入0，第二二选一数据选择器，其选择端输入FIFO读数据使能信号有效且当前长度信号大于0的逻辑判别式，其1输入端接第一二选一数据选择器的输出端，D触发器，其输入端接第二二选一数据选择器的输出端，其输出端接第二二选一数据选择器的0输入端。再进一步的，多路读写多容量选择的FIFO控制器中的写地址信号产生电路：当前长度信号与当前FIFO读地址信号之和在当前FIFO容量范围内时，以当前长度信号与当前FIFO读地址信号的和为当前FIFO写地址信号，当前长度信号与当前FIFO读地址信号之和超出当前FIFO容量范围时，将当前长度信号和当前FIFO读地址信号累加后再减去当前FIFO容量的值赋予当前FIFO写地址信号。更进一步的，多路读写多容量选择的FIFO控制器中的写地址信号产生电路通过一二选一数据选择器实现，该二选一数据选择器的选择端输入当前长度信号与当前FIFO读地址信号之和大于当前FIFO容量的逻辑判别式，该二选一数据选择器的0输入端输入当前长度信号与当前FIFO读地址信号之和，该二选一数据选择器的1输入端输入当前长度信号和当前FIFO读地址信号累加后再减去当前FIFO容量的值。本专利技术采用上述技术方案，具有以下有益效果：通过FIFO控制电路分配FIFO容量并为系统当前FIFO操作分配SRAM读写地址，通过用户SRAM读写控制电路和地址译码电路的设计实现了其它用户设备共享访问FIFO未占用的SRAM地址空间，可灵活调整SRAM芯片存储体空间的划分并充分利用未被FIFO占用的SRAM地址空间，有效整合了SRAM存储体，提高了资源利用率。附图说明图1为本专利技术涉及的FIFO控制器的系统框图。图2为FIFO容量选择电路的框图。图3为读地址信号产生电路的框图。图4为当前长度信号产生本文档来自技高网...

【技术保护点】
一种多路读写多容量选择的FIFO控制器，其特征在于，包括：FIFO控制电路（101），根据系统输入容量选择信号分配当前FIFO容量，调节当前FIFO读地址信号和当前FIFO写地址信号，用户SRAM读写控制电路（102），接收FIFO控制电路（101）输出的当前FIFO容量指示信号，根据SRAM存储体电路（105）除去当前FIFO容量后的剩余容量为各用户设备分配类似FIFO操作的读写地址，地址译码电路（103），根据系统设备地址信号输出表征系统所选当前FIFO及用户设备的选择信号，多路选择电路（104），接收FIFO控制电路（101）输出的当前FIFO读地址信号和当前FIFO写地址信号、用户SRAM读写控制电路（102）输出的各用户设备类似FIFO操作的读写地址、地址译码电路（103）输出的选择信号，完成系统所选当前FIFO的读写操作及系统所选用户设备的类似FIFO操作，及，SRAM存储体电路（105），具有按照当前FIFO容量划分的当前FIFO存储体空间以及各用户设备类似FIFO操作的数据存储体空间。

【技术特征摘要】
1.一种多路读写多容量选择的FIFO控制器，其特征在于，包括：FIFO控制电路（101），根据系统输入容量选择信号分配当前FIFO容量，调节当前FIFO读地址信号和当前FIFO写地址信号，用户SRAM读写控制电路（102），接收FIFO控制电路（101）输出的当前FIFO容量指示信号，根据SRAM存储体电路（105）除去当前FIFO容量后的剩余容量为各用户设备分配类似FIFO操作的读写地址，地址译码电路（103），根据系统设备地址信号输出表征系统所选当前FIFO及用户设备的选择信号，多路选择电路（104），接收FIFO控制电路（101）输出的当前FIFO读地址信号和当前FIFO写地址信号、用户SRAM读写控制电路（102）输出的各用户设备类似FIFO操作的读写地址、地址译码电路（103）输出的选择信号，完成系统所选当前FIFO的读写操作及系统所选用户设备的类似FIFO操作，及，SRAM存储体电路（105），具有按照当前FIFO容量划分的当前FIFO存储体空间以及各用户设备类似FIFO操作的数据存储体空间。2.根据权利要求1所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述类似FIFO操作包含但不限于RAM读写操作、堆栈操作。3.根据权利要求1所述一种多路读写多容量选择的FIFO控制器，其特征在于，FIFO控制电路（101）包括：FIFO容量选择电路，根据其输入端接收的系统输入容量选择信号以及SRAM存储体电路（105）中不同存储体空间的阈值选择当前FIFO容量，当前长度信号产生电路，根据当前长度信号的值与当前FIFO容量的数值关系、FIFO写数据使能信号、FIFO读数据使能信号，依据防止写溢出和读空的原则调节当前长度信号的值，读地址信号产生电路，在进行FIFO读操作的过程中，根据当前FIFO读地址信号与当前FIFO容量的数值关系调节当前FIFO读地址信号的值，及，写地址信号产生电路，根据当前长度信号和当前FIFO读地址信号之和与当前FIFO容量的数值关系调节当前FIFO写地址信号。4.根据权利要求3所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述FIFO容量选择电路通过多路选择器实现，多路选择器的输入端输入SRAM存储体电路（105）中不同存储体空间的阈值，多路选择器的选择端接系统输入容量选择信号，多路选择器输出当前FIFO容量。5.根据权利要求3所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述当前长度信号产生电路：在FIFO写数据使能信号有效且当前长度信号的值在当前FIFO容量范围内时，对当前长度信号的值加一进行FIFO写操作，否则，在FIFO读数据使能信号有效且当前长度信号的值大于零时对当前长度信号...

【专利技术属性】
技术研发人员：周烨，周金风，王宇星，黄刚，陆俊嘉，
申请(专利权)人：无锡芯响电子科技有限公司，
类型：发明
国别省市：江苏,32