晶体管及形成晶体管的方法技术

一些实施例包含一种具有漏极区域及源极区域的晶体管。导电栅极位于所述源极区域与所述漏极区域之间。第一沟道材料位于所述栅极与所述源极区域之间。所述第一沟道材料是通过一或多种绝缘材料而与所述栅极隔开。第二沟道材料位于所述第一沟道材料与所述源极区域之间，且直接接触所述源极区域。所述第一沟道材料及所述第二沟道材料为过渡金属硫族化物。所述源极区域及所述漏极区域中的一者为空穴储集器区域，且另一者为电子储集器区域。隧道电介质材料可位于所述第一沟道材料与所述第二沟道材料之间。

Transistor and method for forming transistor

Some embodiments include a transistor having a drain region and a source region. The conductive gate is positioned between the source region and the drain region. The first channel material is located between the gate and the source region. The first channel material is separated from the gate by one or more insulating material. The second channel material is located between the first channel material and the source region and directly contacts the source region. The first channel material and the second channel material are transition metal chalcogenide. One of the source region and the drain region is a hole reservoir region, and the other is an electron reservoir region. A tunnel dielectric material may be located between the first channel material and the second channel material.

【技术实现步骤摘要】
【国外来华专利技术】晶体管及形成晶体管的方法
本专利技术涉及晶体管及形成晶体管的方法。
技术介绍
存储器是一种类型的集成电路，且在计算机系统中用于存储数据。存储器可被制造为个别存储器单元的一或多个阵列。可使用数字线(其也可被称为位线、数据线、传感线，或数据/传感线)及存取线(其也可被称为字线)向存储器单元进行写入或从存储器单元进行读取。数字线可沿着阵列的列导电地互连存储器单元，且存取线可沿着阵列的行导电地互连存储器单元。可通过数字线与存取线的组合而对每一存储器单元唯一地寻址。存储器单元可为易失性的或非易失性的。非易失性存储器单元可在延长的时间段内(包含当计算机关闭时)存储数据。易失性存储器会耗散且因此需要被刷新/重写，在许多情况中为每秒多次。无论如何，存储器单元都经配置以在至少两种不同可选择状态中保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两种层级或状态的信息。场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区域，其间具有半导电沟道区域。导电栅极邻近于沟道区域且是通过薄栅极绝缘体而与沟道区域分离。将合适电压施加到栅极会允许电流从源极/漏极区域中的一者通过沟道区域流动到另一者。当从栅极移除电压时，会很大程度上防止电流流动通过沟道区域。晶体管可用于许多类型的存储器中。晶体管也可并入到除了存储器之外的集成电路中。附图说明图1是实例实施例晶体管的图解横截面图。图2是描绘图1的晶体管的操作状态的带隙图。图3是另一实例实施例晶体管的图解横截面图。图4到14是可用于制造包括实例实施例晶体管的集成电路的实例实施例过程阶段的图解横截面图。图15是集成电路的多个层级的实例实施例堆叠布置的图解横截面图。具体实施方式一种类型的晶体管是所谓的隧道场效应晶体管(隧道FET)。此类晶体管可利用带到带隧穿，其中半导体材料的价带中的电子遍及带隙隧穿到导带。隧道FET在“关闭”状态中有利地具有零或至少极低的电流。然而，在常规隧道FET配置中遇到的困难是在“接通”状态中可存在不良的电流流动，且因此装置可运作缓慢。在一些实施例中，描述新隧穿FET，其维持“关闭”状态的有利特性，而在“接通”状态中已改进电流流动。参考图1到15来描述特定实例实施例。参看图1，实例实施例晶体管10被说明为由基座12支撑。基座12可包括任何合适的支撑材料。举例来说，在一些实施例中，基座12可包括位于半导体材料之上的绝缘层；且半导体材料可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。在一些实施例中，基座12可被视为包括半导体衬底。术语“半导体衬底”意指包括半导电材料的任何构造，半导电材料包含但不限于块体半导电材料，例如半导电晶片(单独的或呈包括其它材料的组合件)，及半导电材料层(单独的或呈包括其它材料的组合件)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些实施例中，基座12可对应于除了半导体衬底之外的某物。在一些实施例中，基座12可包括电耦合到晶体管10的导电材料(例如，数字线材料)。晶体管10包含具有n型行为(即，电子储集器)的漏极区域14及具有p型行为(即，空穴储集器)的源极区域16。源极区域及漏极区域可包括任何合适的组成物。举例来说，在一些实施例中，源极区域及漏极区域可包括导电掺杂硅。在其它实施例中，源极区域及漏极区域中的一或两者可包括具有适合于用作电子储集器或空穴储集器的特性的金属。在一些实施例中，漏极区域14可被称为电子储集器区域，且源极区域16可被称为空穴储集器区域。晶体管包括由绝缘材料20环绕的导电栅极材料18。栅极材料18可包括任何合适的组成物或组成物的组合；且在一些实施例中，栅极材料18可包括以下各者中的一或多者、基本上由以下各者中的一或多者组成或由以下各者中的一或多者组成：各种金属(例如，钨、钛等等)、含有金属的组成物(例如，金属氮化物、金属碳化物、金属硅化物等等)，及导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等等)。在一些实例实施例中，栅极材料可包括金属(例如，钛、钨等等)及/或金属氮化物(例如，氮化钛、氮化钨等等)。绝缘材料20在一些实施例中可被称为栅极电介质，且可包括任何合适的组成物或组成物的组合。举例来说，绝缘材料20可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。绝缘材料20可被视为包括若干区域；且特定来说，绝缘材料20可被视为包括位于栅极18之下的底部区域21、位于栅极之上的顶部区域22，及沿着栅极的侧壁的侧壁区域23。在所展示的实施例中，区域21到23中的全部是彼此相同的组成物。在其它实施例中，区域21到23中的一或多者可包括不同于区域21到23中的另一者的组成物。在一些实施例中，区域21可被称为底部绝缘材料，区域22可被称为顶部绝缘材料，且区域23可被称为侧壁绝缘材料。底部绝缘材料21在所展示的实施例中直接接触漏极区域14及导电栅极18两者。沟道材料24沿着侧壁绝缘区域23延伸越过顶部绝缘区域22，且直接接触漏极区域14的顶部。沟道材料24可包括任何合适的组成物或组成物的组合；且在一些实施例中，沟道材料24可包括过渡金属硫族化物、基本上由过渡金属硫族化物组成或由过渡金属硫族化物组成。在一些实施例中，过渡金属硫族化物可(例如)包括以下各者、基本上由以下各者组成或由以下各者组成：过渡金属二硫族化物(例如，MoS2、WS2、InS2、InSe2、MoSe2、WSe2等等)，及/或过渡金属三硫族化物(例如，MoS3、WS3、InS3、InSe3、MoSe3、WSe3等等)。在一些实施例中，位于栅极18之上的沟道材料24的区域可被称为沟道材料24的顶部区域25。隧道电介质材料26位于沟道材料24的顶部区域25之上。隧道电介质材料可包括任何合适的组成物或组成物的组合。举例来说，隧道电介质材料26可包括以下各者、基本上由以下各者组成或由以下各者组成：一或多种氧化物(例如，氧化铝、氧化铪、氧化锆、氧化硅等等)。沟道材料28位于隧道电介质材料26之上。在一些实施例中，沟道材料24及28可分别被称为第一沟道材料及第二沟道材料。沟道材料28可包括上文关于沟道材料24所描述的任何组成物。在一些实施例中，第一沟道材料及第二沟道材料是相对于彼此不同的组成物。举例来说，第一沟道材料24可包括硫化物(例如，硫化钼)，且第二沟道材料可包括硒化物(例如，硒化钨)。空穴储集器材料16直接靠着第二沟道材料28。在一些实施例中，材料28自身可充当空穴储集器。第一沟道材料24及第二沟道材料28可极薄，且在一些实施例中可具有小于10nm或甚至小于5nm的厚度。举例来说，在一些实例实施例中，第一沟道材料及第二沟道材料可具有在从约一个单层到约七个单层的范围内的厚度。第一沟道材料24及第二沟道材料28可具有彼此大约相同的厚度，或可具有相对于彼此不同的厚度。绝缘材料30沿着晶体管10的侧壁。绝缘材料可包括任何合适的组成物或组成物的组合；且在一些实施例中可包括氮化硅及二氧化硅中的一或两者、基本上由氮化硅及二氧化硅中的一或两者组成或由氮化硅及二氧化硅中的一或两者组成。图2展示分别在“关闭”状态及“接通”状态中的晶体管10的带隙图32及34。将第本文档来自技高网...

【技术保护点】
一种晶体管，其包括：源极区域及漏极区域；所述源极区域及所述漏极区域中的一者为空穴储集器区域，且另一者为电子储集器区域；导电栅极，其位于所述源极区域与所述漏极区域之间；第一沟道材料，其位于所述栅极与所述源极区域之间；所述第一沟道材料是通过一或多种绝缘材料而与所述栅极隔开；第二沟道材料，其位于所述第一沟道材料与所述源极区域之间，且直接接触所述源极区域；且其中所述第一沟道材料及所述第二沟道材料为过渡金属硫族化物。

【技术特征摘要】
【国外来华专利技术】2014.10.16 US 14/516,3961.一种晶体管，其包括：源极区域及漏极区域；所述源极区域及所述漏极区域中的一者为空穴储集器区域，且另一者为电子储集器区域；导电栅极，其位于所述源极区域与所述漏极区域之间；第一沟道材料，其位于所述栅极与所述源极区域之间；所述第一沟道材料是通过一或多种绝缘材料而与所述栅极隔开；第二沟道材料，其位于所述第一沟道材料与所述源极区域之间，且直接接触所述源极区域；且其中所述第一沟道材料及所述第二沟道材料为过渡金属硫族化物。2.根据权利要求1所述的晶体管，其中所述源极区域及所述漏极区域分别为所述空穴储集器区域及所述电子储集器区域。3.根据权利要求1所述的晶体管，其中所述源极区域及所述漏极区域分别为所述电子储集器区域及所述空穴储集器区域。4.根据权利要求1所述的晶体管，其进一步包括位于所述第一沟道材料与所述第二沟道材料之间的隧道电介质材料。5.根据权利要求4所述的晶体管，其中所述隧道电介质材料具有小于或等于10个单层的厚度。6.根据权利要求4所述的晶体管，其中所述隧道电介质材料具有大于10个单层的厚度。7.根据权利要求1所述的晶体管，其中所述第一沟道材料直接接触所述漏极区域。8.根据权利要求1所述的晶体管，其中所述第一沟道材料不直接接触所述漏极区域。9.根据权利要求8所述的晶体管，其中半导体材料在所述第一沟道材料与所述漏极区域之间延伸；且直接接触所述第一沟道材料及所述漏极区域两者。10.根据权利要求9所述的晶体管，其中所述半导体材料包括硅。11.根据权利要求1所述的晶体管，其中所述第一沟道材料及所述第二沟道材料具有在从1个单层到约7个单层的范围内的厚度。12.根据权利要求1所述的晶体管，其中所述第一沟道材料及所述第二沟道材料为过渡金属二硫族化物及/或过渡金属三硫族化物。13.根据权利要求1所述的晶体管，其中所述第一沟道材料及所述第二沟道材料为相对于彼此不同的组成物。14.根据权利要求13所述的晶体管，其中所述第一沟道材料及所述第二沟道材料中的一者包括硫化物，且另一者包括硒化物。15.根据权利要求13所述的晶体管，其中所述第一沟道材料及所述第二沟道材料中的一者包括硫化钼，且另一者包括硒化钨。16.一种晶体管，其包括：电子储集器漏极区域；导电栅极，其位于所述漏极区域之上；底部绝缘材料，其位于所述栅极与所述漏极区域之间；顶部绝缘材料，其位于所述栅极之上；及侧壁绝缘材料，其沿着所述栅极的侧壁且从所述栅极的顶部延伸到所述栅极的底部；第一沟道材料，其沿着所述侧壁绝缘材料延伸越过所述顶部绝缘材料，且直接接触所述漏极区域；位于所述栅极上方的所述第一沟道材料的区域是所述第一沟道材料的顶部区域；隧道电介质材料，其位于所述第一沟道材料的所述顶部区域之上；第二沟道材料，其位于所述隧道电介质材料之上；空穴储集器源极区域，其直接靠着所述第二沟道材料；且其中所述第一沟道材料及所述第二沟道材...

【专利技术属性】
技术研发人员：卡迈勒·M·考尔道，古尔特杰·S·桑胡，钱德拉·穆利，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US