源极/漏极至氮化镓晶体管中的2D电子气的低接触电阻再生长制造技术

本说明书涉及包括至少一个源极/漏极结构的氮化镓晶体管，该源极/漏极结构具有在氮化镓晶体管的2D电子气与源极/漏极结构之间的低接触电阻。低接触电阻可以是源极/漏极结构的至少一部分作为邻接2D电子气的单晶结构的结果。在一个实施例中，单晶结构与用作成核位置的氮化镓晶体管的电荷感应层的一部分一起生长。

Low contact resistance source / drain Gan transistor 2D in electron gas and growth

The specification relates to a gallium nitride transistor including at least one source / drain structure, having a low contact resistance between the 2D electron gas and the source / drain structure of the gallium nitride transistor. The low contact resistance may be at least part of the source / drain structure as a result of the single crystal structure adjacent to the 2D electron gas. In one embodiment, the single-crystal structure is grown along with a part of a charge sensing layer used as a nucleation position of a gallium nitride transistor.

【技术实现步骤摘要】
【国外来华专利技术】源极/漏极至氮化镓晶体管中的2D电子气的低接触电阻再生长
本说明书的实施例总体上涉及微电子器件的领域，并且更具体地涉及形成具有低接触电阻源极与漏极结构的氮化镓晶体管。
技术介绍
微电子工业不断地努力生产越来越快且越来越小的微电子封装件以用于各种电子产品，这些电子产品包括但不限于计算机服务器产品和便携式产品，例如膝上型/上网本计算机、电子平板电脑、智能电话、数码相机等。实现这些目标的一个途径是制造片上系统(SoC)器件，其中电子系统的所有部件制造在单个芯片上。在这样的SoC器件中，功率管理集成电路(PMIC)和射频集成电路(RFIC)是关键功能块，并且在确定这种SoC器件的功率效率和形状因子方面与逻辑单元和存储器集成电路同样重要。因此，对于SoC器件，正在不断努力的是按比例缩小和/或改进PMIC和RFIC以及逻辑单元和存储器集成电路的效率。附图说明本公开内容的主题被特别指出并在说明书的总结部分中被清楚地要求保护。根据结合附图所采取的以下描述和所附权利要求，本公开内容的前述特征和其它特征将变得更显而易见。应当理解，附图只描绘根据本公开内容的若干实施例，并且因此不应被认为限制其范围。将通过使用附图用附加的特异性和细节来描述本公开内容，以使得本公开内容的优点可以被更容易确定，在附图中：图1是根据本说明书的实施例的氮化镓晶体管的侧截面视图。图2是根据本说明书的另一个实施例的氮化镓晶体管的侧截面视图。图3-6是根据本说明书的实施例的制造氮化镓晶体管的源极/漏极结构的侧截面视图。图7和图8示出了氮化镓晶体的斜视图和顶平面视图。图9是根据本说明书的实施例的制造微电子结构的过程的流程图。图10示出了根据本说明书的一个实施方式的计算设备。具体实施方式在以下具体实施方式中，参考附图，附图通过图示的方式示出了所要求保护的主题可以被实践的具体实施例。这些实施例以足够的细节进行描述以使本领域中的技术人员能够实践主题。应当理解，各种实施例虽然是不同的，但并不一定是相互排斥的。例如，结合一个实施例在本文中描述的特定特征、结构或特性可以在其它实施例内实施而不偏离所要求保护的主题的精神和范围。在此说明书内对“一个实施例”或“实施例”的引用意指结合实施例描述的特定特征、结构或特性被包括在本说明书内所内包含的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用并不一定指同一实施例。另外，应当理解，在每个所公开的实施例内的单独元件的位置或布置可以被修改而不偏离所要求保护的主题的精神和范围。以下具体实施方式因此不应以限制性意义进行理解，并且主题的范围只由适当解释的所附权利要求连同所附权利要求享有权利的等效形式的全范围进行限定。在附图中，相似的附图标记在整体若干视图中指相同或相似元件或功能，并且在本文中描绘的元件并不一定彼此按比例，更确切地，单独的元件可以被放大或减小，以便于更容易理解在本说明书的上下文中的元件。如本文中使用的术语“在……之上”、“到”和“在……之间”和“在……上”可以指一层相对于其它层的相对位置。在另一层“之上”或“上”或接合“到”另一层的一层可以直接与另一层接触或可以具有一个或多个中间层。在层“之间”的一层可以直接与这些层接触或可以具有一个或多个中间层。本说明书的实施例涉及包括源极/漏极结构的氮化镓晶体管，该源极/漏极结构具有氮化镓晶体管的二维电子气与源极/漏极结构之间的低接触电阻。低接触电阻是源极/漏极结构的至少一部分作为邻接2D电子气的单晶结构的结果。在一个实施例中，单晶结构与用作成核位置的氮化镓晶体管的电荷感应层的一部分一起生长。图1和图2示出了根据本说明书的实施例的氮化镓晶体管100。氮化镓晶体管100可以包括氮化镓层102，氮化镓层102具有形成在其中的相对的源极/漏极结构104(一个是源极结构，而另一个是漏极结构)。电荷感应层108可以形成在氮化镓层102上，氮化镓层102在相对的源极/漏极结构104之间延伸，其在氮化镓层102内形成2D电子气(用虚线112示出)。在一个实施例中，电荷感应层108可以包括形成在晶体过渡层116上的极化层114，其中晶体过渡层116邻接氮化镓层102。极化层114可以具有形成2D电子气112的三元晶体结构，但是可以抑制氮化镓层102的二元晶体结构内的电子迁移率。因此，晶体过渡层116可以是作为极化层114与氮化镓层102之间的过渡部的二元晶体结构。应当理解，尽管电荷感应层108被示为具有两层(即，极化层114和晶体过渡层116)，但是其可以被制造为单层或具有多于两层。如图1和图2中进一步所示，可以在极化层114之上形成电介质层118，并且可以在电介质层118上形成栅极电极122，以使得电介质层118将栅极电极122与极化层114电隔离。此外，如本领域中的技术人员将理解的，源极/漏极接触部124可以将源极/漏极结构104与外部组件(未示出)电连接。当与硅的带隙(大约1.1eV)相比时，氮化镓具有相对宽的带隙(例如，大约3.4eV)。因此，当与具有类似尺寸的基于硅的晶体管相比时，在受到击穿之前氮化镓晶体管100可以承受大电场，例如外加电压、漏极电压等。此外，如本领域中的技术人员将理解的，氮化镓晶体管100将2D电子气112用作其电子传输沟道以用于其操作。2D电子气112在突变异质界面处形成，突变异质界面由氮化镓层102上的电荷感应层108的沉积形成。通过这种机制可以形成高达大约2E13每cm2的非常高的电荷密度而不使用杂质掺杂剂，这允许诸如大于大约1000cm2/Vs的高电子迁移率。如本领域中的技术人员将理解的，为了充分利用氮化镓的性质，可以将氮化镓晶体管100各向异性地集成到硅衬底(未示出)上以将氮化镓晶体管100紧邻硅CMOS(互补型金属氧化物半导体)晶体管(未示出)放置，以便于最小化互连损耗，并且实现更小的占用空间以及本领域所公知的其它缩放优点。为了在功率管理和射频放大中使用，氮化镓晶体管100可能需要大于大约1mm的大宽度W(相对的源极/漏极结构104之间的距离)以在射频应用中传送足够大的电流(例如，大于大约1A)以及足够大的射频功率(例如，大于大约1W)。此外，氮化镓晶体管100可以具有采用小于大约150nm的沟道长度Lg和在大约50nm和500nm之间的栅极到漏极距离Lgd的亚微米规模，以确保空间的最小使用(将漏极指定为在图1和图2的左手边上的源极/漏极结构104)。此外，当氮化镓晶体管100用于功率管理和/或射频放大时，可能需要低导通状态电阻(Ron)以确保用于高效率的电压转换和射频功率放大的低功率(I2R)损耗。在氮化镓晶体管100中采用亚微米规模时，导通状态电阻可以由源极/漏极结构104与2D电子气112之间的接触电阻主导。因此，本说明书的实施例涉及低接触电阻，以及源极/漏极结构104邻接2D电子气112的单晶部分142。如图1中所示，在本说明书的一个实施例中，极化层114可以延伸整个晶体管宽度W，并且因此2D电子气112延伸穿过栅极长度Lg。然而，在如图2中所示的本说明书的另一个实施例中，极化层的一部分可以被去除或者不被形成为接近栅极电极122，并且因此，2D电子气112可以不延伸穿过栅极长度Lg。图3-6示出了根据本说明书的实施例的用本文档来自技高网...

【技术保护点】
一种微电子结构，包括：氮化镓层；位于所述氮化镓层上的电荷感应层；位于所述氮化镓层内的2D电子气；以及包括邻接所述2D电子气的单晶部分的源极/漏极结构。

【技术特征摘要】
【国外来华专利技术】1.一种微电子结构，包括：氮化镓层；位于所述氮化镓层上的电荷感应层；位于所述氮化镓层内的2D电子气；以及包括邻接所述2D电子气的单晶部分的源极/漏极结构。2.根据权利要求1所述的微电子结构，其中，所述源极/漏极结构的所述单晶部分包括选自于氮化铟镓和氮化镓的材料。3.根据权利要求2所述的微电子结构，其中，所述源极/漏极结构的所述单晶部分是N+掺杂的。4.根据权利要求2所述的微电子结构，其中，所述单晶部分是氮化铟镓，所述氮化铟镓具有与所述氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列的晶体取向。5.根据权利要求2所述的微电子结构，其中，所述单晶部分是氮化镓，所述氮化镓具有与所述氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列的晶体取向。6.根据权利要求1至5中的任一项所述的微电子结构，其中，所述电荷感应层包括形成在晶体过渡层上的极化层，其中，所述晶体过渡层邻接所述氮化镓层。7.根据权利要求6所述的微电子结构，其中，所述极化层包括氮化铝铟。8.根据权利要求6所述的微电子结构，其中，所述晶体过渡层包括氮化铟。9.根据权利要求6所述的微电子结构，其中，所述晶体过渡层包括氮化铝。10.根据权利要求1至5中的任一项所述的微电子结构，还包括所述源极/漏极结构的多晶部分，所述源极/漏极结构的所述多晶部分邻接所述源极/漏极结构的所述单晶部分和所述氮化镓层。11.一种制造微电子结构的方法，包括：形成氮化镓层；在所述氮化镓层上形成电荷感应层，以在所述氮化镓层内形成2D电子气；将位于所述电荷感应层上的硬掩模图案化；蚀刻穿过所述电荷感应层并进入所述氮化镓层，以形成凹槽；去除所述硬掩模接近所述凹槽的一部分，以暴露所述电荷感应层的一部分；以及从所述电荷感应层的所暴露的部分生长源极/漏极结构的单晶部分，以使得所述源极/漏极结构的所述单晶部分邻接所述2D电子气。12.根据权利要求11所述的方法，其中，生长所述源极/漏极结构的所述单晶部分包括生长所述源极/漏极结构的氮化铟镓单晶部分，或者生长所述源极/漏极结构的氮化镓单晶部分。13.根据权利要求12所述的方法，其中，生长所述...

【专利技术属性】
技术研发人员：H·W·田，S·达斯古普塔，M·拉多萨夫列维奇，S·H·宋，S·K·加德纳，R·S·周，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US