包括二极管的半导体装置以及静电放电保护装置制造方法及图纸

本发明专利技术涉及到一种半导体装置，包括在基板(6)中实施的具有各自宽度和深度的至少两个孔(18，20)，并且形成一种二极管(4)，其中，基板(6)具有确定的掺杂类型，而且，其中，掺杂每个孔(18，20)的内壁，使其掺杂类型与基板(6)掺杂不同，一个孔(18，20)的宽度和/或深度与相邻孔的宽度和/或深度不同。

Semiconductor device including diode and electrostatic discharge protector

The present invention relates to a semiconductor device including the substrate (6) at least two holes with different width and depth in the implementation of the (18, 20), and the formation of a diode (4), wherein the substrate (6) having a doping type, and determine, among them, each hole (doping 18, 20) of the inner wall, the doping type and doping substrate (6), a hole (18, 20) and / or the depth and width of the adjacent hole width and / or depth.

【技术实现步骤摘要】
【国外来华专利技术】包括二极管的半导体装置以及静电放电保护装置
本专利技术涉及到包括二极管的一种半导体装置，更具体而言，涉及到一种静电放电(ESD)保护装置。
技术介绍
近年来，发光二极管(LED)集成是比如信令这样的应用中或者家用照明中的主要问题。实际上，希望在几年内在照明应用中用LED，更具体而言，用高亮度LED代替传统灯具。通常，用在蓝宝石基板上生成的以InGaN(铟镓)为基础的材料开发了所述高亮度LED，所述蓝宝石基板是绝缘材料。这种基板的使用导致高亮度LED对静电放电的高敏感度。从生产到现场服务的任何一点都可以发生静电放电和静电损伤。这是因为在不受控的环境中通过不恰当的ESD控制措施操作装置导致的。例如，正向偏压ESD脉冲在没有损害的情况下穿过LED，但是反向偏压ESD脉冲却会产生严重故障。按照军用标准静电放电控制(mil-std-1686c)，通常认为InGaNLED模具是“1级”装置。要被认为是“1级”，部件需要通过人体模型试验承受20伏的偏压以及130伏的电压。为了避免因为ESD放电产生的可靠性问题，LED制造商有很多电子装置可供使用。最受欢迎的是陶瓷电容器、齐纳二极管、瞬变电压抑制(TVS)二极管以及肖特基二极管。在这些装置中，世界各地的设计工程师广泛采用齐纳二极管，因为其制造成本低。而且，齐纳二极管比陶瓷电容器效率高，因为它们对过冲电压的防护更强。此外，所述齐纳二极管还具有较高的钳位比(脉冲钳位电压与DC击穿电压之间的比率)，而且ESD散热较慢，由此增加了钳位电压电平。平行于LED反向偏置的正确设定的齐纳二极管使电压峰值能够按照两个方向穿过电路，而不损坏LED。把电容器加到光滑的输入信号是防止静电过载(EOS)故障的一项适当矫正措施。为此，通常采用与平行于LED反向偏置在陶瓷载体上的齐纳二极管，以便得到可靠的照明光源。某些LED制造商更喜欢把背对背式齐纳二极管用于ESD保护，从而得到对称的装置，并且在基板上与齐纳二极管组装之后，能够测量LED的泄漏电流。这一解决方案的缺点是增加了LED器件的复杂性和成本。在极具竞争性的环境中，必须降低LED的价格是一个问题。所以施加在ESD二极管保护的价格上压力非常高。为了降低ESD保护的价格，齐纳二极管必须越来越小，同时保持ESD鲁棒性不变。为了克服这个问题，US2007/0145411提出一种制造槽式多晶硅二极管的方法。该方法包括在上N+(P+)型基板上构成N-(P-)型外延区域并且在N-(P-)型外延区域中构成沟槽。该方法进一步包括在沟槽中形成绝缘层以及用多晶硅填充沟槽，所述多晶硅构成沟槽的顶面。该方法进一步包括在沟槽中构成P+(N+)型掺杂多晶硅区域以及N+(P+)型掺杂多晶硅区域，以及在沟槽中构成二极管，在所述沟槽中，一部分二极管低于沟槽顶面。通过更好地利用1mm2内可用的硅片完成该结构。沟槽式二极管的优点是利用硅的整个体积，并且呈现巨大的P/N结点区。
技术实现思路
本专利技术的目的是提供增加二极管中电流维持的一个替代方案。本专利技术的另一个目的是使用于ESD保护的双向齐纳二极管小型化。所提出的结构可有利地用于LED保护或者用于其它装置保护。根据本专利技术的第一方面，提出一种半导体装置，该半导体装置包括在基板中实施的具有各自宽度和深度的至少两个孔，并且形成一种二极管：其中，基板具有确定的掺杂类型，而且其中，掺杂每个孔的内壁，使其掺杂类型与基板掺杂不同，其特征在于，一个孔的宽度和/或深度与相邻孔的宽度和/或深度不同。二极管的这个新结构使之能够增加驱动进入二极管的电流。据专利技术者观察，由二极管驱动的电流并非随着二极管的(相同)孔或柱的数量线性增加。实验表明，电流集中在前几行孔(或柱)中。所以，增加现有技术的二极管的尺寸并不明显增加装置的ESD鲁棒性。在此提出的二极管的新结构使之能够在结构中更好地重新分配电流，并因此在其尺寸增加的情况下增加由二极管驱动的电流。在第一个实施例中，每个孔都是圆形孔，而且每个孔的宽度都与其直径相对应，使之能够控制二极管的尺寸和维度。在所提出的二极管的另一个示例性实施例中，二极管包括至少两行孔，每行孔都平行于另一行孔；同一行孔的宽度和深度相同，而且孔的深度和/或宽度按照从一行孔向相邻行孔的方向增长。这样，二极管中电流线的分配受到控制。在所提出的二极管的优选实施例中，每个孔都是能够减少二极管泄露电流的沟槽。有利的是，每个沟槽都平行于其它沟槽，而且沟槽的深度和/或宽度按照从一个沟槽到相邻沟槽的方向增长。因此，控制二极管中的电流使之能够减少过热。沟槽呈现的长度按照从一个沟槽到相邻沟槽的方向有利地增长。这样，增加了保持在二极管中的电流。有利的是，平行耦接所提出的二极管的孔，以便使电流线分配在二极管的基板中，并且使之能够进行单极ESD保护。本专利技术还涉及到一种静电放电装置，包括两个如上所述的二极管。这种装置能够优化ESD保护。在该静电放电装置的示例性实施例中，每个二极管都包括多行孔，而且第二个二极管的多行孔平行于第一个二极管的多行孔。因此，优化了二极管的集成。在一个优选实施例中，每个二极管都包括沟槽，而且第二个二极管的沟槽平行于第一个二极管的沟槽。为了实现双向ESD保护，以背对背的位置耦接第一个二极管和第二个二极管。在一个示例性实施例中，静电放电装置包括堆叠在一起的至少两个半导体装置，使之能够优化二极管的集成。在一个示例性实施例中，静电放电装置耦接到有源电子元件和/或无源电子元件，以便进行有效的ESD保护。附图说明在附图的各图中通过示例的方式，而非限制的方式阐释了本专利技术的实施例，在各图中同样的参考号指代相似的元件，在各图中：图1是根据几个实施例的二极管的截面示意图，图2是制造图1的二极管的方法步骤的截面示意图，图3是制造图1的二极管的另一个方法步骤的截面示意图，图4是与图3相对应的关于二极管第一个实施例的局部等距视图，图5是与图3相对应的关于第二个实施例的局部等距视图，图6是与图3相对应的关于第三个实施例的局部等距视图，图7是用于构成二极管的沟槽的示意性等距视图，图8是制造图1的二极管的另一个方法步骤的截面图，图9是图1的二极管的一个替换实施例的截面图，图10是根据图9处于背对背位置的两个二极管的等距视图，图11显示了根据图10的二极管以及现有技术的二极管的试验曲线，图12是耦接到电路的图11的二极管的交叉视图，以及图13是图12所示结构的等效电路。具体实施方式图1显示了集成在半导体装置中的二极管4的截面示意图。在比如硅基板这样的基板6上实施二极管4。在本说明书中，假设基板6为具有确定掺杂值得P-型掺杂基板。此外，采用比如载体类型以及载体集中值这样的掺杂特征减少二极管4的电流泄露。必须仔细选择基板6的掺杂程度，因为将由其确定二极管的击穿电压。载体集中值可(仅出于阐释性目的，而非限制性目的)等于1×1018cm-3。本说明书中列出的所有其它值都只是说明性的，而非限制性的。掺杂方法是本领域技术人员已知的，所以在本说明书中对此方法不再赘述。作为选择，可以采用SOI(绝缘体上硅)基板。基板6包括第一侧边8、与第一侧边8相对的第二侧边10、顶边12以及与顶边12相对的底边14，并且显示了确定的厚度。基板6的厚度适合提高二极管4的集成二极管密度值。例如，基板6的厚度可本文档来自技高网...

【技术保护点】
一种半导体装置，包括在基板(6)中实施的具有各自宽度和深度的至少两个孔(18，20)，并且形成一种二极管(4)其中，基板(6)具有确定的掺杂类型，而且其中，掺杂每个孔(18，20)的内壁，μ使其掺杂类型与基板(6)掺杂不同，其特征在于，一个孔(18，20)的宽度和/或深度与相邻孔的宽度和/或深度不同。

【技术特征摘要】
【国外来华专利技术】2014.09.10 EP 14306394.91.一种半导体装置，包括在基板(6)中实施的具有各自宽度和深度的至少两个孔(18，20)，并且形成一种二极管(4)其中，基板(6)具有确定的掺杂类型，而且其中，掺杂每个孔(18，20)的内壁，μ使其掺杂类型与基板(6)掺杂不同，其特征在于，一个孔(18，20)的宽度和/或深度与相邻孔的宽度和/或深度不同。2.根据权利要求1所述的半导体装置，其特征在于，每个孔(18，20)都是圆形孔，而且特征还在于每个孔的宽度都与其直径相对应。3.根据权利要求1或2所述的半导体装置，其特征在于，二极管(4)包括至少两行孔(24，26)，每行孔(24，26)都平行于另一行孔，特征还在于，同一行孔的宽度和深度相同，而且特征还在于，孔的深度和/或宽度按照从一行孔向相邻行孔的方向增长。4.根据权利要求1所述的半导体装置，其特征在于，每个孔(18，20)都是沟槽(38，40)。5.根据权利要求4所述的半导体装置，其特征在于，每个沟槽(38，40)都平行于其它沟槽(38，40)，而且特征还在于沟槽(38，40)的深度和/或宽度按照从一个沟...

【专利技术属性】
技术研发人员：吉莱斯·弗鲁，尼库拉斯·诺赫利厄，伯特兰德·考里沃德，
申请(专利权)人：IPDIA公司，
类型：发明
国别省市：法国,FR