具有背侧无源部件的集成电路管芯及其相关方法技术

本公开内容的实施例涉及集成电路(IC)管芯。在实施例中，该IC管芯可以包括半导体衬底，布置在半导体衬底的第一侧上的多个有源部件，以及布置在半导体衬底的第二侧上的多个无源部件。在实施例中，第二侧可以被布置为与第一侧相对。在一些实施例中，无源部件可以包括电容器和/或电阻器，同时，在一些实施例中，有源部件可以包括晶体管。可以介绍和/或要求保护其他的实施例。

Integrated circuit tube core with back passive part and related method

Embodiments of the present disclosure relate to an integrated circuit (IC) core. In an embodiment, the IC core may include a semiconductor substrate, a plurality of active components disposed on the first side of the semiconductor substrate, and a plurality of passive components disposed on the second side of the semiconductor substrate. In an embodiment, the second side can be arranged to be opposite to the first side. In some embodiments, the passive component may include a capacitor and / or resistor, while in some embodiments the active component may include a transistor. Other embodiments can be introduced and / or requested to protect.

【技术实现步骤摘要】
【国外来华专利技术】具有背侧无源部件的集成电路管芯及其相关方法
本公开内容的实施例总体上涉及集成电路领域，并且更具体来说，涉及与具有背侧无源部件的集成电路管芯相关联的装置和方法。
技术介绍
集成电路(IC)管芯的输入/输出密度持续增加，而IC管芯尺寸则持续下降。在IC管芯设计中的一个考虑是IC管芯面积的有效使用；但是，在目前技术状态下，由于将部件置于半导体衬底不同侧上所带来的信号断接问题，无源部件和有源部件二者都被布置在IC管芯的半导体衬底的单个侧面上。本文提供的背景说明是出于总体呈现公开内容的上下文的目的。除非在本文中以其他方式指出的，在这一部分中所描述的材料并非是对于本申请中的权利要求而言的现有技术，并且并不承认是通过包含在这一部分中而成为现有技术。附图说明通过结合附图的以下详细说明将容易理解实施例。为了便于说明，类似的附图标记指代类似的结构元件。通过示例而并非是通过附图中图示的限制的方式示出了实施例。除非以其他方式明确指出的，这些附图并非是按比例的。图1示意性地示出了根据本公开内容的各个实施例的包括IC管芯的示例集成电路(IC)组件的剖面侧视图，该IC管芯具有布置在其上的背侧无源部件。图2是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺的示意性流程图。图3-4是根据本公开内容的各个实施例的示出在图2的IC管芯制造工艺中的阶段的选择的操作的示意性剖面图。图5是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺的示意性流程图。图6-7是根据本公开内容的各个实施例的示出在图5的IC管芯制造工艺中的阶段的选择的操作的示意性剖面图。图8是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺的示意性流程图。图9是根据本公开内容的各个实施例的示出在图8的IC管芯制造工艺中的阶段的选择的操作的示意性剖面图。图10示出了根据本公开内容的各个实施例的集成电路管芯的各个剖面图。图11示出了根据本公开内容的各个实施例的集成电路管芯的各个剖面图。图12示意性地示出了根据本公开内容各个实施例的包括集成电路管芯的计算设备。具体实施方式本公开内容的实施例介绍了具有背侧无源部件的集成电路(IC)管芯构造。在以下的说明中，将利用本领域技术人员为了将他们的工作的实质内容向其他本领域技术人传达所公用的术语来介绍示意性实施方式的各个方面。但是，对于本领域技术人员而言很显然的是可以仅以所介绍的方面中的一些方面来实施本公开内容的实施例。出于解释的目的，阐述了具体的数量、材料和构造以便提供给示意性实施方式的透彻理解。但是，对于本领域技术人员而言很显然的是可以在没有这些具体细节的情况下来实践本公开内容的实施例。在其他情况下，省去或者简化了公知的特征以便不使示意性实施方式变得模糊不清。在以下具体说明中，参照了形成本文一部分的附图，其中在全文中类似的附图标记指代类似的部件，并且其中通过其中可以实践本公开内容的主体的示意性实施例来示出。应当理解的是，可以利用其它的实施例并且在不脱离本公开内容的范围的情况下可以做出结构或者逻辑的改变。因此，以下具体的说明并不应当以限制的意义来看待，并且实施例的范围由所附权利要求及其等同物来限定。出于本公开内容的目的，短语“A和/或B”指的是(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”指的是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。说明书可能使用基于视角的描述，诸如顶部/底部、内/外、之上/之下等等。这种描述仅仅是用于便于讨论并且并不旨在将本文所介绍的实施例的应用限制于任何特定的取向。说明书可能使用短语“在一个实施例中”或者“在实施例中”，其各自可能指一个或多个相同或不同的实施例。此外，针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等等是同义词。在本文中可以使用术语“与…耦合”及其派生词。“耦合”可以指以下意思中的一个或多个。“耦合”可以指两个或多个元件处于直接物理或电接触。但是，“耦合”也可以指两个或多个元件彼此间接接触，但是仍然彼此配合或交互，并且可以指一个或多个其他元件耦合或者连接在被称为彼此耦合的元件之间。术语“直接耦合”可以指两个或多个元件处于直接接触。在各个实施例中，短语“第一特征形成、沉积、或者以其他方式布置在第二特征上”可以指第一特征形成、沉积或者布置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分处于直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。如本文中所使用的，术语“模块”可以指执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、为上述部件的一部分或者包括上述部件、或者是组合逻辑电路、和/或提供所描述的功能的其他适当的部件。图1示意性示出了示例集成电路(IC)组件100的剖面侧视图。在实施例中，如可以看到的，IC组件100可以包括与封装衬底116电耦合和/或物理耦合的一个或多个管芯(例如，管芯106)。如可以看到的，封装衬底116可以进一步与电路板124电耦合。在实施例中，管芯106可以包括半导体衬底126。半导体衬底126可以包括任何适当的材料(例如，硅)。管芯106还可以包括布置在衬底的第一侧(由于有源部件的位置而在下文中被称为衬底的有源侧)上的多个有源部件。这种有源部件在这里由有源部件层128示出，其表示多个有源部件。有源部件可以包括能够控制电信号的任何部件(例如，晶体管)。在实施例中，管芯106还可以包括布置在半导体衬底126的第二侧(在下文中被称为半导体衬底126的背侧)上的多个无源部件(例如，金属绝缘体金属(MIM)电容器130)。如图所示，半导体衬底126的背侧可以被布置为与半导体衬底126的有源侧相对，从而多个有源部件可以被布置在与多个无源部件相对的侧上。这种配置可以使得能够利用之前可能在半导体衬底126上未被使用的空间。结果，这种配置可以使得能够为类似配置的IC管芯实现更高的输入/输出密度。在一些实施例中，管芯106可以包括布置在半导体衬底中的多个贯穿衬底过孔(TSV)(例如，TSV132a和132b，在下文中被统称为TSV132)。TSV可以被配置为在半导体衬底126的有源侧和半导体衬底126的背侧之间传输电信号。结果，TSV132可以使得所述多个无源部件中的一个或多个与半导体衬底126的有源侧电耦合。在实施例中，可以在半导体衬底的有源侧上布置一层或多层电绝缘材料(例如，层134)。该一层或多层电绝缘材料可以如所示的包封多个有源部件。在实施例中，该一层或多层电绝缘材料可以包括布置在其中的电布线特征(例如，电布线特征136)。此外，可以在该一层或多层电绝缘材料中布置多个管芯互连结构(例如，管芯互连结构108)。在实施例中，电布线特征可以被配置为将管芯互连结构与多个有源部件和/或多个TSV电耦合。如下面进一步讨论的，管芯互连结构可以被配置为将管芯106与封装衬底116电耦合。在实施例中，可以在半导体衬底126的背侧上布置一个或多个重分布层(RDL)(例如，RDL140)。一个或多个RDL可以包括布置在半导体衬底的背本文档来自技高网...

【技术保护点】
一种集成电路(IC)管芯，包括：半导体衬底；布置在所述半导体衬底的第一侧上的多个有源部件；布置在所述半导体衬底的第二侧上的多个无源部件，其中所述第二侧被布置为与所述第一侧相对，并且其中所述多个无源部件是从由电容器或电阻器所构成的组中选择的。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)管芯，包括：半导体衬底；布置在所述半导体衬底的第一侧上的多个有源部件；布置在所述半导体衬底的第二侧上的多个无源部件，其中所述第二侧被布置为与所述第一侧相对，并且其中所述多个无源部件是从由电容器或电阻器所构成的组中选择的。2.根据权利要求1所述的IC管芯，进一步包括多个贯穿衬底过孔(TSV)，所述多个贯穿衬底过孔被布置在所述半导体衬底中并且被配置为在所述多个无源部件中的一个或多个无源部件与所述半导体衬底的所述第一侧之间传输电信号。3.根据权利要求1所述的IC管芯，进一步包括：布置在所述半导体衬底的所述第一侧上的一层或多层电绝缘材料，其中所述一层或多层电绝缘材料包封所述多个有源部件；布置在所述一层或多层电绝缘材料中的多个管芯级别的互连；以及布置在所述一层或多层电绝缘材料中的电布线特征，其中所述电布线特征被配置为将所述管芯级别的互连与所述多个有源部件电耦合。4.根据权利要求3所述的IC管芯，其中，所述一层或多层电绝缘材料是一个或多个第一电绝缘材料层，所述电布线特征是第一电布线特征，所述IC管芯进一步包括：布置在所述半导体衬底的所述第二侧上的一个或多个重分布层(RDL)，其中所述一个或多个重分布层包括：布置在所述半导体衬底的所述第二侧上的一个或多个第二电绝缘材料层，其中所述一个或多个第二电绝缘材料层包封所述多个无源部件；布置在所述一个或多个第二电绝缘材料层中的多个输入/输出(I/O)互连结构；以及布置在所述一个或多个第二电绝缘材料层中的第二电布线特征，其中所述第二电布线特征被配置为将所述多个I/O互连结构与所述多个无源部件电耦合。5.根据权利要求1所述的IC管芯，其中，所述多个无源部件包括多个金属-绝缘体-金属(MIM)电容器，其中所述多个MIM电容器中的每一个包括第一金属层、布置在所述第一金属层上的电容器电介质层、以及布置在所述电容器电介质层上的第二金属层。6.根据权利要求1所述的IC管芯，其中，所述多个无源部件包括多个沟槽电容器，其中所述多个沟槽电容器中的每一个包括：布置在形成于所述半导体衬底中的一个或多个沟槽上的第一金属层，布置在所述第一金属层上的电容器电介质层，以及布置在所述电容器电介质层上的第二金属层。7.根据权利要求5或6中任一项所述的IC管芯，其中，所述第一金属层和所述第二金属层分别与布置在一个或多个重分布层(RDL)中的第一互连结构和第二互连结构电耦合，所述一个或多个重分布层被布置在所述半导体衬底的所述第二侧上。8.根据权利要求5或6中任一项所述的IC管芯，其中，所述第一金属层与布置在所述半导体衬底中的TSV电耦合，其中所述TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合。9.根据权利要求8所述的IC管芯，其中，所述第二金属层与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：布置在所述半导体衬底中的附加TSV，其中所述附加TSV将所述衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合；或者布置在一个或多个重分布层(RDL)中的互连结构，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。10.根据权利要求1所述的IC管芯，其中，所述多个无源部件包括多个薄膜电阻器，其中每个薄膜电阻器包括第一端子和第二端子。11.根据权利要求10所述的IC管芯，其中，所述第一端子和所述第二端子分别与布置在一个或多个重分布层(RDL)中的第一互连结构和第二互连结构电耦合，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。12.根据权利要求10所述的IC管芯，其中，所述第一端子与布置在所述半导体衬底中的TSV电耦合，其中所述TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合。13.根据权利要求12所述的IC管芯，其中，所述第二端子与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：布置在所述半导体衬底中的附加TSV，其中所述附加TSV将所述衬底的所述第一侧与所述半导体衬底的...

【专利技术属性】
技术研发人员：K·J·李，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US