电介质组合物、电介质元件、电子元件和层叠型电子元件制造技术

本发明专利技术的目的在于提供电介质组合物，所述电介质组合物具有800或更大的相对高的介电常数、并在施加至少8 V/μm的DC偏压时具有14 V/μm或更大的耐受场，并且还在于提供采用所述电介质组合物的电介质元件、电子元件和层叠型电子元件。电介质组合物，其具有由(Bi

Dielectric composition, dielectric element, electronic component, and laminated electronic component

The aim of the invention is to provide a dielectric composition, the dielectric composition having 800 or more of the relatively high dielectric constant, and has 14 V/ m or greater tolerance in field DC bias at least 8 V/ mu m, and is also the dielectric element, and laminated electronic components electronic components of the dielectric composition. A dielectric composition having, comprising (Bi

【技术实现步骤摘要】
【国外来华专利技术】电介质组合物、电介质元件、电子元件和层叠型电子元件
本专利技术涉及电介质组合物和采用所述电介质组合物的电介质元件，并且涉及电子元件和层叠型电子元件；更明确而言，本专利技术涉及有利地用于具有相对高额定电压的中电压和高电压应用的电介质组合物、电介质元件、电子元件和层叠型电子元件。现有技术近年来，对电介质元件的微型化已存在巨大需求，因为电子电路达到更高密度，并且诸如层叠型陶瓷电容器的电子元件的微型化与增加的电容一起迅速进展，同时它们的应用也在扩展。随此发生而需要各种特性。例如，在诸如发动机电动计算机模块(ECM)、燃料喷射装置、电子控制节气门、逆变器、变换器、高强度放电(HID)头灯单元、混合式发动机电池控制单元和数字照相机的装置中使用的中电压和高电压电容器通常具有超过100V的额定电压，因为它们在用于提供高电压升高的电路中使用。换言之，诸如这些的中电压和高电压电容器在施加高DC偏压时需要高介电常数和高电容量。然而，常规电介质组合物是假设它们将在施加例如1V/μm量级的低DC偏压时使用而设计的。这意味着如果在施加高DC偏压时使用具有包括常规电介质组合物的介电层的电子元件，则存在介电常数和电容量降低的问题。此问题在更高DC偏压下变得更显著，尤其在具有极薄层的层叠型陶瓷电容器中，因为介电常数和电容量趋向于降低。为了解决上述问题，下文提及的专利文件1描述了含有主要组分的电介质组合物，所述主要组分包含：具有0.02重量%或更少的碱金属氧化物含量的钛酸钡；选自氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥和氧化镱中的至少一种化合物；锆酸钡，氧化镁和氧化锰，所述主要组分由以下组成式表示：{BaO}mTiO2+αR2O3+βBaZrO3+γMgO+gMnO(其中R2O3为选自Eu2O3、Gd2O3、Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3和Yb2O3中的至少一种化合物；并且α、β、γ和g表示摩尔比率并在以下范围内：0.001≤α≤0.06，0.005≤β≤0.06，0.001<γ≤0.12，0.001<g≤0.12，γ+g≤0.13，以及1.000<m≤1.035)；并且所述电介质组合物含有相对于100摩尔的主要组分而言0.2-5.0摩尔量的作为SiO2同等物的氧化硅作为辅助组分。然而，虽然诸如专利文件1中所描述的那种的电介质组合物在施加5V/μm的DC偏压时具有相对大的介电常数，但在例如8V/μm量级的甚至更高DC偏压下具有高介电常数的电介质组合物将是期望的以便应对伴随中电压和高电压电容器的微型化和更高电容的更薄层。另外，在其中施加8V/μm量级DC偏压的环境下，需要足够大的耐受场(例如，14V/μm或更大)。现有技术文献专利文献专利文献1JP3334607B2。
技术实现思路
待由本专利技术解决的问题鉴于上文概述的状况，本专利技术的目的在于提供电介质组合物，所述电介质组合物有利地用于具有相对高额定电压的中电压和高电压应用、具有800或更大的相对高介电常数、并且当施加至少8V/μm的DC偏压时还具有14V/μm或更大的耐受场，并且本专利技术的目的还在于提供采用所述电介质组合物的电介质元件、电子元件和层叠型电子元件。此外，根据本专利技术，施加于电介质组合物、电介质元件、电子元件和层叠型电子元件的直流电流电场被称为DC(直流)偏压。此外，电介质组合物等的介电常数和电容量因所施加DC偏压而变化的特性被称为DC偏压特性。此外，发生击穿的电场被称为耐受场。用于解决问题的方式为了实现上述目的，根据本专利技术的电介质组合物具有由(BiaNabSrcLnd)TiO3表示的主要组分，并且其特征在于Ln为选自以下中的至少一者：La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho和Yb；并且a、b、c和d满足以下条件：0<a<0.50，0<b<0.50，0<c≤0.80，0<d≤0.20，和0.90≤a+b+c+d≤1.05。应注意，a、b、c和d表示当存在一个Ti原子时Bi、Na、Sr和Ln的原子数的比率。根据本专利技术的电介质组合物具有上述构成，并且因此可能在施加至少8V/μm的DC偏压时实现800或更大的相对高介电常数和14V/μm或更大的耐受场。优选地，a、b、c和d满足以下条件：0.05<a≤0.40，0.05<b≤0.40，0<c≤0.70，0<d≤0.10，和0.90≤a+b+c+d≤1.05。根据本专利技术的电介质元件包括上述电介质组合物。根据本专利技术的电子元件配备有包括上述电介质组合物的介电层。根据本专利技术的层叠型电子元件具有层叠部分，所述层叠部分通过交替层叠内部电极层和包括上述电介质组合物的介电层来形成。专利技术优点本专利技术的电介质元件、电子元件和层叠型电子元件有利地在具有相对高额定电压的中电压和高电压电容器中使用。本专利技术使得有可能提供电介质组合物，所述电介质组合物在施加至少8V/μm的DC偏压时具有800或更大的相对高介电常数和14V/μm或更大的耐受场，并且还提供采用所述电介质组合物的电介质元件、电子元件和层叠型电子元件。对于包括上述电介质组合物的电介质元件、电子元件和层叠型电子元件的应用没有具体限制，但它们可用于电路保护缓冲电容器或平滑电容器中，在所述电容器中当施加高DC偏压时需要高介电常数。另外，根据本专利技术的电介质组合物具有极佳特性而不含铅。因此，本专利技术的电介质组合物、电介质元件、电子元件和层叠型电子元件从环境观点来看是出色的。附图简述图1是根据本专利技术的模式实施方案的陶瓷电容器的示意图；图2是根据本专利技术实施方案的不同模式的层叠型陶瓷电容器的截面图；以及图3的图表示意性显示出根据本专利技术的示例性实施方案的DC偏压特性图表和常规BaTiO3基电介质组合物的DC偏压特性图表。专利技术实施方案的模式本专利技术的实施方案的优选模式将在下文描述，在一些情况下参考附图。应注意，在附图中，相同参考符号用于相同或等效的元件，并且将不给出重复描述。如图1中所示，根据本专利技术实施方案的模式的单层陶瓷电容器100包括盘状电介质体1和一对电极2、3。单层陶瓷电容器100是通过在电介质体1的两个表面上形成电极2、3而获得的。对于电介质体1和电极2、3的形状没有具体限制。此外，对于任一者的尺寸没有具体限制，并且应根据应用来设定适合的尺寸。电介质体1由电介质组合物形成，所述电介质组合物具有由通式(BiaNabSrcLnd)TiO3表示的主要组分。在上述通式中，Ln为选自以下中的至少一者：La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho和Yb。另外，Ln更优选为选自以下中的至少一者：La，Ce，Nd，Sm，Gd，Dy和Yb。在这些中，Ln尤其优选为选自La、Gd和Yb中的至少一者，以便进一步提高耐受场。在上述通式中，a满足0<a<0.50。如果a为0或等于或大于0.50，则存在当施加8V/μm的DC偏压时电介质组合物的介电常数降低的可能性、或耐受场降低和发生击穿的可能性。此外，a优选满足0.05<a≤0.40，并且更优选满足0.10<a≤0.40。通过将a控制于此类范围，可能有效提高电介质组合物的介电常数和耐受场。此外，此类范围从进一步降低起始材料本文档来自技高网...

【技术保护点】
一种电介质组合物，其具有由(Bi

【技术特征摘要】
【国外来华专利技术】2014.09.12 JP 2014-1869211.一种电介质组合物，其具有由(BiaNabSrcLnd)TiO3表示的主要组分，其特征在于Ln为选自以下中的至少一者：La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho和Yb；并且a、b、c和d满足以下条件：0<a<0.50，0<b<0.50，0<c≤0.80，0<d≤0.20，和0.90≤a+b+c+d≤1.05。2.如权利...

【专利技术属性】
技术研发人员：G田内，
申请(专利权)人：埃普科斯股份有限公司，
类型：发明
国别省市：德国,DE