一种解码板及具有拼接屏的显示设备制造技术

本发明专利技术适用于显示技术领域，提供了一种解码板及具有拼接屏的显示设备。其中的解码板采用了型号为NT68380的视频处理器芯片，由于型号为NT68380的视频处理器芯片具有视频信号的分流处理能力，将其与DP输入接口电路和DP输出接口电路配合，可实现具有分流能力的解码板。当这样的解码板应用在具有拼接屏的显示设备中时，主机端采用通用显卡即可，无需采用专用显卡，降低了设备成本，且主机与各分屏之间不限于采用星型拓扑结构，可采用菊花链拓扑结构，走线简单便捷，避免了星型拓扑结构本身存在的固有缺陷。

Decoding board and display device with splicing screen

The invention is applicable to the display technology field and provides a decoding board and a display device with a splicing screen. Which uses a decoding board model for video processor chip NT68380, the shunt has the ability to handle video signal model for video processor chip NT68380, and the DP input interface circuit and DP interface circuit with output, can realize decoding board with shunt capacity. When the decoding board is used on the screen display device, the host can use general graphics card, no need to use a special card, reduce the equipment cost, and between the host and the screen is not limited to the star topology with daisy chain topology, routing is simple and convenient, to avoid the inherent the defect of star topology itself.

【技术实现步骤摘要】
一种解码板及具有拼接屏的显示设备
本专利技术属于显示
，尤其涉及一种解码板及具有拼接屏的显示设备。
技术介绍
目前市场上对大尺寸、超大尺寸显示设备的需求越来越大：如商场/广场的广告牌、监控/安防、比赛/演出等。由于单屏的大尺寸显示屏的成本非常高，并且不方便运输，安装，所以部分厂商推出了由多屏拼接而成的显示设备，既可可满足大面积显示的要求，也可很好的控制产品的成本。但现有技术提供的具有拼接屏的显示设备中，每一单屏所配的解码板为通用的板卡，板卡本身不具备信号分流的作用，信号的分流只能在信号源/显卡端完成，之后信号源/显卡端再将分流后的信号一一分配给对应的单屏，如图1所示。这样，会存在如下问题：一、由于市场上支持拼接屏显示的显卡很少，且成本昂贵，从而造成显示设备的成本高；二、由于各单屏的信号，是由信号源/显卡端统一分流出来的，因此主机与各单屏对应的显示器之间在电路上只能采取星型拓扑结构的连接方式，对该结构本身存在一些固有缺陷无法避免，例如，要求所有单屏所接的信号线要“等长”，这对于单屏与信号源的距离比较远的情况下更麻烦。
技术实现思路
本专利技术的目的在于提供一种解码板，旨在解决现有技术提供的具有拼接屏的显示设备中，各单屏所配的解码板不具备信号分流的作用，使得显示设备的成本高且只能采用星型拓扑结构的连接方式的问题。本专利技术是这样实现的，一种解码板，所述解码板包括：DP输入接口电路；DP输出接口电路；型号为NT68380的视频处理器芯片，所述视频处理器芯片分别与所述DP输入接口电路、所述DP输出接口电路和显示屏电连接；向所述视频处理器芯片提供适配电压的电源电路，所述电源电路与所述视频处理器芯片电连接。其中，所述DP输入接口电路连接前一解码板的DP输出接口电路或主机的信号源/显卡，所述DP输出接口电路连接后一解码板的DP输入接口电路或悬空。所述解码板还可包括：DVI接口电路，所述DVI接口电路与所述视频处理器芯片电连接；HDMI接口电路，所述HDMI接口电路与所述视频处理器芯片电连接。所述解码板还可包括：按键板控制电路，所述按键板控制电路与所述视频处理器芯片电连接。所述解码板还可包括：闪存，所述闪存与所述视频处理器芯片和所述电源电路电连接；电可擦可编程只读存储器，所述电可擦可编程只读存储器与上所述视频处理器芯片和所述电源电路电连接；DDR2内存，所述DDR2内存与所述视频处理器芯片和所述电源电路电连接。所述DP输入接口电路可包括：DP输入接口CN1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十一电容C41、第四十二电容C42、第四十三电容C43；所述DP输入接口CN1的DP_PWR引脚通过所述第一电阻R1连接直流电VCC3.3、并通过所述第三十三电容接地，所述DP输入接口CN1的Hot_Plug引脚通过所述第三电阻R3连接直流电VCC3.3、并通过所述第七电阻R7连接所述视频处理器芯片，所述DP输入接口CN1的AUX_CH(n)引脚通过所述第二电阻R2接地、并通过所述第三十四电容C34连接所述视频处理器芯片，所述DP输入接口CN1的AUX_CH(p)引脚通过所述第四电阻R4连接直流电VCC3.3、并通过所述第三十五电容C35连接所述视频处理器芯片，所述第五电阻R5的第一端连接AUX_CH(p)引脚，所述第六电阻R6的第一端连接AUX_CH(n)引脚，所述第五电阻R5的第二端与所述第六电阻R6的第二端连接后连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane0(p)引脚通过所述第三十六电容C36连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane0(n)引脚通过所述第三十七电容C37连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane1(p)引脚通过所述第三十八电容C38连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane1(n)引脚通过所述第三十九电容C39连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane2(p)引脚通过所述第四十电容C40连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane2(n)引脚通过所述第四十一电容C41连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane3(p)引脚通过所述第四十二电容C42连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane3(n)引脚通过所述第四十三电容C43连接所述视频处理器芯片，所述DP输入接口CN1的CONFIG2引脚通过所述第八电阻R8接地，所述DP输入接口CN1的CONFIG1引脚通过所述第九电阻R9接地，所述DP输入接口CN1的序号为16的GND引脚连接所述第十一电阻R11的第一端，所述第十一电阻R11的第二端连接所述视频处理器芯片、并通过所述第十电阻R10连接直流电VCC3.3。所述DP输出接口电路包括：DP输出接口CN4、第九十五电阻R95和第三十二电容C32；所述DP输出接口CN4的DP_PWR引脚通过所述第九十五电阻R95连接直流电VCC3.3、并通过所述第三十二电容C32接地，所述DP输出接口CN4的Hot_Plug引脚、AUX_CH(n)引脚、AUX_CH(p)引脚、ML_Lane0(p)引脚、ML_Lane0(n)引脚、ML_Lane1(p)引脚、ML_Lane1(n)引脚、ML_Lane2(p)引脚、ML_Lane2(n)引脚、ML_Lane3(p)引脚、ML_Lane3(n)引脚分别连接所述视频处理器芯片。所述视频处理器芯片与所述DP输出接口电路连接部分的电路包括：视频处理器芯片U4、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31、第九十二电阻R92、第九十三电阻R93、第九十四电阻R94；所述视频处理器芯片U4的DP_TX0P引脚通过所述第二十一电容C21连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX0N引脚通过所述第二十二电容C22连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX1P引脚通过所述第二十三电容C23连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX1N引脚通过所述第二十四电容C24连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX2P引脚通过所述第二十五电容C25连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX2N引脚通过所述第二十六电容C26连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX3P引脚通过所述第二十七电容C27连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX3N引脚通过所述第二十八电容C28连接所述DP输出接口电路，所述视频处理器芯片U4的DP_AUXP引脚通过所述第二十九电容C29连接所述DP本文档来自技高网...

【技术保护点】
一种解码板，其特征在于，所述解码板包括：DP输入接口电路；DP输出接口电路；型号为NT68380的视频处理器芯片，所述视频处理器芯片分别与所述DP输入接口电路、所述DP输出接口电路和显示屏电连接；向所述视频处理器芯片提供适配电压的电源电路，所述电源电路与所述视频处理器芯片电连接。

【技术特征摘要】
1.一种解码板，其特征在于，所述解码板包括：DP输入接口电路；DP输出接口电路；型号为NT68380的视频处理器芯片，所述视频处理器芯片分别与所述DP输入接口电路、所述DP输出接口电路和显示屏电连接；向所述视频处理器芯片提供适配电压的电源电路，所述电源电路与所述视频处理器芯片电连接。2.如权利要求1所述的解码板，其特征在于，所述DP输入接口电路连接前一解码板的DP输出接口电路或主机的信号源/显卡，所述DP输出接口电路连接后一解码板的DP输入接口电路或悬空。3.如权利要求1所述的解码板，其特征在于，所述解码板还包括：DVI接口电路，所述DVI接口电路与所述视频处理器芯片电连接；HDMI接口电路，所述HDMI接口电路与所述视频处理器芯片电连接。4.如权利要求1所述的解码板，其特征在于，所述解码板还包括：按键板控制电路，所述按键板控制电路与所述视频处理器芯片电连接。5.如权利要求1所述的解码板，其特征在于，所述解码板还包括：闪存，所述闪存与所述视频处理器芯片和所述电源电路电连接；电可擦可编程只读存储器，所述电可擦可编程只读存储器与上所述视频处理器芯片和所述电源电路电连接；DDR2内存，所述DDR2内存与所述视频处理器芯片和所述电源电路电连接。6.如权利要求1所述的解码板，其特征在于，所述DP输入接口电路包括：DP输入接口CN1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十一电容C41、第四十二电容C42、第四十三电容C43；所述DP输入接口CN1的DP_PWR引脚通过所述第一电阻R1连接直流电VCC3.3、并通过所述第三十三电容接地，所述DP输入接口CN1的Hot_Plug引脚通过所述第三电阻R3连接直流电VCC3.3、并通过所述第七电阻R7连接所述视频处理器芯片，所述DP输入接口CN1的AUX_CH(n)引脚通过所述第二电阻R2接地、并通过所述第三十四电容C34连接所述视频处理器芯片，所述DP输入接口CN1的AUX_CH(p)引脚通过所述第四电阻R4连接直流电VCC3.3、并通过所述第三十五电容C35连接所述视频处理器芯片，所述第五电阻R5的第一端连接AUX_CH(p)引脚，所述第六电阻R6的第一端连接AUX_CH(n)引脚，所述第五电阻R5的第二端与所述第六电阻R6的第二端连接后连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane0(p)引脚通过所述第三十六电容C36连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane0(n)引脚通过所述第三十七电容C37连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane1(p)引脚通过所述第三十八电容C38连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane1(n)引脚通过所述第三十九电容C39连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane2(p)引脚通过所述第四十电容C40连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane2(n)引脚通过所述第四十一电容C41连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane3(p)引脚通过所述第四十二电容C42连接所述视频处理器芯片，所述D...

【专利技术属性】
技术研发人员：王智勇，孔意强，
申请(专利权)人：合肥惠科金扬科技有限公司，
类型：发明
国别省市：安徽,34