一种全局快门CMOS像素单元及图像采集方法技术

技术编号:15521944 阅读:68 留言:0更新日期:2017-06-04 11:05
本发明专利技术提供了一种全局快门CMOS像素单元及图像采集方法,该像素单元包括:电源、像素产生单元、信号采样保持单元和信号输出单元;像素产生单元的输出端与信号采样保持单元的输入端相连,信号采样保持单元的输出端与信号输出单元的输入端相连。本发明专利技术通过将像素输出电压‑光生电流设置为对数关系,有效提高了信号输出的动态范围,使其在高速读取的同时提高了图像输出信号的动态范围;此外,本发明专利技术的像素单元具有消除工艺偏差的特点,有效提高了像素单元所输出的图像信号的一致性。

A global shutter, CMOS pixel unit and image acquisition method

The invention provides a global shutter CMOS pixel unit and image acquisition method, the pixel unit includes: a power generation unit, and a pixel signal sampling unit and a signal output unit; the output end of the pixel generating unit and signal sampling unit is connected with the input end, output signal sampling and signal output unit. Is connected with the input end. The pixel output voltage photocurrent is set to logarithmic relationship effectively improves the dynamic range of output signal, the high speed reading and improve the dynamic range of the image output signal; in addition, the pixel unit of the invention has the characteristics of eliminating process deviation, effectively improve the consistency of image signal output the pixel unit.

【技术实现步骤摘要】
一种全局快门CMOS像素单元及图像采集方法
本专利技术涉及图像传感器
,具体涉及一种全局快门CMOS像素单元及图像采集方法。
技术介绍
全局快门CMOS图像传感器由于其高速输出的优点,在监控、科学应用,工业视觉等领域获得了广泛应用。目前,在诸多应用场合中,高速且高动态成像成为图像传感器愈加广泛的需求。传统全局快门CMOS图像传感器一次曝光输出图像动态范围不高,虽然可以采用多次曝光合成图像实现高动态图像,但其数字算法复杂,而且会大大降低帧率,弱化了全局快门像素高速的优点。
技术实现思路
为了克服以上问题,本专利技术旨在提供一种高动态的全局快门CMOS像素单元,从而提高全局快门像素速度。为了达到上述目的,本专利技术提供了一种一种全局快门CMOS像素单元,其包括:电源、像素产生单元、信号采样保持单元和信号输出单元;其中,电源与像素产生单元、信号采样保持单元和信号输出单元相连;所述像素产生单元的输出端与所述信号采样保持单元的输入端相连,所述信号采样保持单元的输出端与所述信号输出单元的输入端相连;所述像素产生单元包括:第一电流源、第二电流源、第一控制信号端、第二控制信号端、偏置电压信号端、列选信号端、感光二极管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电流源和第二电流源;其中,第一晶体管的漏极与电源的正极相连,第一晶体管的栅极连接于偏置电压端,所述第一晶体管的源极与第二晶体管的漏极、第三晶体管的漏极、第四晶体管的源极相连接于一节点;第二晶体管的源极与感光二极管的阴极相连,第二晶体管的栅极连接于列选信号端;感光二极管的阳极与电源的负极相连;第三晶体管的源极与第一电流源的正极相连,第三晶体管的栅极与第一控制信号端相连;第一电流源的另一端与电源的负极相连;第四晶体管的漏极与第五晶体管的栅极相连,第四晶体管的栅极与第二控制端相连;第五晶体管的漏极与电源的正极相连,第五晶体管的源极与第二电流源的正极相连并且作为像素产生单元的输出端;第二电流源的另一端与电源的负极相连。优选地,所述信号采样保持单元包括:第六晶体管、第七晶体管、第一电容、第二电容、第三控制信号端和第四控制信号端;第六晶体管的源极作为信号采样保持单元的输入端与第五晶体管的源极相连,第六晶体管的漏极与第七晶体管的源极、第一电容的一端相互连接,第六晶体管的栅极与第三控制信号端相连;第七晶体管的漏极与第二电容的一端相互连接并作为信号采样保持单元的输出端,第七晶体管的栅极与第四控制信号端相连;第一电容的另一端、第二电容的另一端均与电源的负极相连。优选地,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管均为NMOS管。优选地,信号输出单元包括:第八晶体管、第九晶体管、第三电流源和行选信号端;其中,第八晶体管的栅极作为信号输出单元的输入端与第七晶体管的漏极相连,第八晶体管的漏极与电源的正极相连,第八晶体管的源极与第九晶体管的源极相连;第九晶体管的漏极与第三电流源的正极相连并且作为信号输出单元的最终输出端,第九晶体管的栅极与行选信号端相连;第三电流源的另一端与电源的负极相连。优选地,所述第八晶体管为NMOS。为了达到上述目的,本专利技术还提供了一种采用权利要求4所述的全局快门CMOS像素单元进行的图像采集方法,其特征在于,包括:步骤01:感光二极管开始曝光,曝光之后,打开第四晶体管;步骤02:打开第二晶体管、第六晶体管、第七晶体管,此时,第一晶体管保持在所设定的亚阈值区,然后,关断第七晶体管,此时,第二电容保持在第一电压;步骤03:打开第三晶体管,此时,第一晶体管处在饱和区,然后,关断第六晶体管,此时,第一电容保持在第二电压;步骤04:关断第二晶体管、第三晶体管,然后,关断第四晶体管;步骤05:打开第九晶体管,此时,信号输出单元输出第一输出电压,然后,打开第七晶体管,信号输出单元输出第二输出电压;步骤06:关断第七晶体管,然后关断第九晶体管,完成对图像信号的一次读取过程。本专利技术通过将像素输出电压-光生电流设置为对数关系,有效提高了信号输出的动态范围,使其在高速读取的同时提高了图像输出信号的动态范围;此外,本专利技术的像素单元具有消除工艺偏差的特点,有效提高了像素的一致性。附图说明图1为本专利技术的一个较佳实施例的高动态的全局快门CMOS像素单元的电路示意图图2为本专利技术的一个较佳实施例的图像采集方法的时序图具体实施方式为使本专利技术的内容更加清楚易懂,以下结合说明书附图,对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。以下结合附图1~2和具体实施例对本专利技术作进一步详细说明。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、清晰地达到辅助说明本实施例的目的。请参阅图1,本实施例的全局快门CMOS像素单元,包括:电源、像素产生单元1、信号采样保持单元2和信号输出单元3;电源与像素产生单元1、信号采样保持单元2和信号输出单元3相连;像素产生单元1的输出端与信号采样保持单元2的输入端相连,信号采样保持单元2的输出端与信号输出单元3的输入端相连。这里所采用的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8均为NMOS。像素产生单元1包括:第一电流源I1、第二电流源I2、第一控制信号端S1、第二控制信号端S2、偏置电压信号端BIAS、列选信号端TX、感光二极管PD、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一电流源I1和第二电流源I2;第一晶体管M1的漏极与电源的正极VDD相连,第一晶体管M1的栅极连接于偏置电压端BIAS,第一晶体管M1的源极与第二晶体管M2的漏极、第三晶体管M3的漏极、第四晶体管M4的源极相连接于一节点;第二晶体管M2的源极与感光二极管PD的阴极相连,第二晶体管M2的栅极连接于列选信号端TX;感光二极管PD的阳极与电源的负极VSS相连;第三晶体管M3的源极与第一电流源I1的正极相连,第三晶体管M3的栅极与第一控制信号端S1相连;第一电流源I1的另一端与电源的负极VSS相连;第四晶体管M4的漏极与第五晶体管M5的栅极相连,第四晶体管M4的栅极与第二控制端S2相连;第五晶体管M5的漏极与电源的正极VDD相连,第五晶体管M5的源极与第二电流源I2的正极相连并且作为像素产生单元的输出端;第二电流源I2的另一端与电源的负极VSS相连。信号采样保持单元2包括:第六晶体管M6、第七晶体管M7、第一电容C1、第二电容C2、第三控制信号端S3和第四控制信号端S4;第六晶体管M6的源极作为信号采样保持单元2的输入端与第五晶体管M5的源极相连,第六晶体管M6的漏极与第七晶体管M7的源极、第一电容C1的一端相互连接,第六晶体管M7的栅极与第三控制信号端S3相连;第七晶体管M7的漏极与第二电容C2的一端相互连接并作为信号采样保持单元2的输出端,第七晶体管M7的栅极与第四控制信号端S4相连;第一电容C1的另一端、第二电容C2的另一端均与电源的负极VSS相连。信号输出单元3包括:第八晶体管M8、第九晶体管M9、第三本文档来自技高网...
一种全局快门CMOS像素单元及图像采集方法

【技术保护点】
一种全局快门CMOS像素单元,其特征在于,包括:电源、像素产生单元、信号采样保持单元和信号输出单元;其中,电源与像素产生单元、信号采样保持单元和信号输出单元相连;所述像素产生单元的输出端与所述信号采样保持单元的输入端相连,所述信号采样保持单元的输出端与所述信号输出单元的输入端相连;所述像素产生单元包括:第一电流源、第二电流源、第一控制信号端、第二控制信号端、偏置电压信号端、列选信号端、感光二极管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电流源和第二电流源;其中,第一晶体管的漏极与电源的正极相连,第一晶体管的栅极连接于偏置电压端,所述第一晶体管的源极与第二晶体管的漏极、第三晶体管的漏极、第四晶体管的源极相连接于一节点;第二晶体管的源极与感光二极管的阴极相连,第二晶体管的栅极连接于列选信号端;感光二极管的阳极与电源的负极相连;第三晶体管的源极与第一电流源的正极相连,第三晶体管的栅极与第一控制信号端相连;第一电流源的另一端与电源的负极相连;第四晶体管的漏极与第五晶体管的栅极相连,第四晶体管的栅极与第二控制端相连;第五晶体管的漏极与电源的正极相连,第五晶体管的源极与第二电流源的正极相连并且作为像素产生单元的输出端;第二电流源的另一端与电源的负极相连。...

【技术特征摘要】
1.一种全局快门CMOS像素单元,其特征在于,包括:电源、像素产生单元、信号采样保持单元和信号输出单元;其中,电源与像素产生单元、信号采样保持单元和信号输出单元相连;所述像素产生单元的输出端与所述信号采样保持单元的输入端相连,所述信号采样保持单元的输出端与所述信号输出单元的输入端相连;所述像素产生单元包括:第一电流源、第二电流源、第一控制信号端、第二控制信号端、偏置电压信号端、列选信号端、感光二极管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电流源和第二电流源;其中,第一晶体管的漏极与电源的正极相连,第一晶体管的栅极连接于偏置电压端,所述第一晶体管的源极与第二晶体管的漏极、第三晶体管的漏极、第四晶体管的源极相连接于一节点;第二晶体管的源极与感光二极管的阴极相连,第二晶体管的栅极连接于列选信号端;感光二极管的阳极与电源的负极相连;第三晶体管的源极与第一电流源的正极相连,第三晶体管的栅极与第一控制信号端相连;第一电流源的另一端与电源的负极相连;第四晶体管的漏极与第五晶体管的栅极相连,第四晶体管的栅极与第二控制端相连;第五晶体管的漏极与电源的正极相连,第五晶体管的源极与第二电流源的正极相连并且作为像素产生单元的输出端;第二电流源的另一端与电源的负极相连。2.根据权利要求1所述的一种全局快门CMOS像素单元,其特征在于,所述信号采样保持单元包括:第六晶体管、第七晶体管、第一电容、第二电容、第三控制信号端和第四控制信号端;第六晶体管的源极作为信号采样保持单元的输入端与第五晶体管的源极相连,第六晶体管的漏极与第七晶体管的源极、第一电容的一端相互连接,第六晶体管的栅极与第三控制信号端相连;第七晶体管的漏极与第二电容的一端相互连接并作...

【专利技术属性】
技术研发人员:段杰斌任铮蒋宇温建新皮常明
申请(专利权)人:上海集成电路研发中心有限公司成都微光集电科技有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1