当前位置: 首页 > 专利查询>浙江大学专利>正文

同时实现无杂散、高信噪失真比的低通ΣΔ调制器制造技术

技术编号:15517167 阅读:126 留言:0更新日期:2017-06-04 07:52
本发明专利技术公开了一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器。该ΣΔ调制器包括:由环路滤波器和量化器组成的普通ΣΔ调制器;由dither模块和延时单元Z

【技术实现步骤摘要】
同时实现无杂散、高信噪失真比的低通ΣΔ调制器
本专利技术涉及集成电路设计领域,具体涉及一种采用高通滤波dither模块,同时实现无杂散、高信噪失真比的低通ΣΔ(sigma-delta)调制器。
技术介绍
我们生活在时间、空间都连续的四维时空里,五官所感知到的多是模拟信号构成的世界;同时,我们又身处于数字化的时代,数字信号以其良好的抗干扰能力、易于大规模快速处理和存储等特性逐渐成为时代的主流。数据转换器作为联系二者的纽带在系统中发挥着重要作用,其性能高低往往决定了整个系统性能的优劣。DAC(DigitaltoAnalogConverter)是一种将输入的数字信号转换成模拟信号输出的数据转换器,它被广泛应用于数字多媒体、数字通信、自动控制和自动检测等领域。特别是用在音频和高精度加速度传感器等系统中的DAC,对于失真和噪声都非常敏感,另外同时对低功耗也有要求,因此设计无杂散、高信噪失真比、低功耗的DAC显得尤为迫切。相比于奈奎斯特率DAC,ΣΔDAC采用过采样和噪声整形的数模混合电路技术,具有高精度、低功耗的优势。过采样技术提高了采样频率,降低了信号带内的量化噪声,噪声整形技术把信号带内的量化噪声搬移到信号带外,也极大地降低了信号带内的噪底,提高了精度。ΣΔDAC增加的数字ΣΔ调制器等电路,降低了模拟电路的设计规模和难度,而模拟部分的功耗占整个ΣΔDAC功耗的绝大部分,所以ΣΔDAC在提高精度的同时,降低了功耗。作为ΣΔDAC中实现过采样技术的模块,其性能的好坏,直接决定了ΣΔDAC的优劣。传统ΣΔ调制器如附图1所示,由于输入序列的周期长度有限导致的杂散会从调制器的输入传递到输出,大大地降低了ΣΔ调制器输出的信噪失真比。如附图2所示的带dither的ΣΔ调制器可以消除杂散,在ΣΔ调制器的量化器之前加一个产生白噪声的dither模块,dither模块通过破坏杂散的周期,增加了序列的周期长度,输出无杂散的频率谱。但是dither模块把杂散转换成了噪声,增加了信号带内的噪声,降低了信噪比。综上所述,目前已有的ΣΔ调制器可以实现无杂散,但是同时在带内引入了噪声,无法同时实现无杂散和高信噪失真比。
技术实现思路
为了克服现有技术的不足,本专利技术提供了一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器。一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器,包括高通滤波dither模块、环路滤波器、量化器,所述的高通滤波dither模块包括dither产生模块、延时单元Z-1和一个2输入的加法器;其中dither信号作为延时单元Z-1、2输入加法器的输入;延时单元Z-1输出的值取负作为2输入加法器的另外一个输入;加法器的输出作为所述的高通滤波dither模块的输出;所述的量化器的输入是2输入加法器的输出;2输入加法器输入为环路滤波器的输出和高通滤波dither模块的输出;量化器的输出即为所述的低通ΣΔ调制器的输出。所述的环路滤波器采用3阶环路滤波器,包括延时积分器、积分器、增益模块a1,a2,a3,b1,b2,c1,c2,c3,g1和加法器;其中延时积分器包括一个2输入的加法器和一个延时单元Z-1,延时积分器的输出、输入之和经过延时单元Z-1的值作为延时积分器的输出;其中积分器包括一个3输入的加法器和一个延时单元Z-1,积分器的输出经过延时单元Z-1的值与输入之和作为积分器的输出;调制器的输入经过b1的值与调制器的输出经过c1取负的值相加作为第一个延时积分器的输入;第一个延时积分器的输出经过c2输入给积分器;积分器的输出经过c3输入给第二个延时积分器;第二个延时积分器的输出经过g1的值取负输入给积分器;第一个延时积分器的输出经过a1的值、积分器的输出经过a2的值、第二个延时积分器的输出经过a3的值与调制器的输入经过b2的值之和作为所述的3阶环路滤波器的输出。所述的增益模块a1,a2,a3,b1,b2,c1,c2,c3,g1均是放大系数为常数的乘法器。所述的dither模块是由线性反馈移位寄存器(LinearFeedbackShiftRegister,LFSR)实现;dither模块输出频谱为白噪声谱。所述的加法器均为全加器。所述的量化器把高比特信号量化成低比特信号。与现有技术相比,本专利技术具有如下有益的技术效果:在传统ΣΔ调制器的量化器之前加一个经过高通滤波处理的dither模块,dither模块通过破坏杂散的周期,增加了序列的周期长度,输出无杂散的频率谱,同时该dither经过高通滤波,把dither引入的白噪声整形到高频,减小了低频带内噪声,增加了信噪失真比。本专利技术的低通ΣΔ调制器当阶数为3时,能够在10M采样频率、信号频率100KHz、带宽200KHz、输入信号14bit和输出信号5bit的情况下,输出频谱无杂散,且SNDR达到89.2dB。附图说明图1是传统ΣΔ调制器结构框架示意图;图2是传统带dither的ΣΔ调制器结构框架示意图;图3是本专利技术中的低通ΣΔ调制器结构框架示意图;图4是本专利技术中的3阶CRFF低通ΣΔ调制器电路结构示意图;图5是本专利技术中的3阶CRFF低通ΣΔ调制器的Modelsim仿真结果示意图。具体实施方式以下结合附图和具体实施方式对本专利技术做进一步的说明,但是所做示例不作为对本专利技术的限制。如附图1所示的传统ΣΔ调制器,环路滤波器可以将量化器产生的量化噪声整形到信号带外;按照此传统的ΣΔ调制器电路可以通过不同的方式进行辅助设计,如附图2所示,通过在量化器之前加入白噪声dither模块可以消除调制器输出频谱中的杂散。附图3所示的本专利技术中的低通ΣΔ调制器,在量化器之前加入高通滤波dither模块,dither模块通过破坏杂散的周期,增加了序列的周期长度,输出无杂散的频率谱,同时该dither经过高通滤波,把dither引入的白噪声整形到高频,减小了低频带内噪声,增加了信噪失真比。附图3中的环路滤波器可以是任意结构,为了描述方便,以附图4所示的本专利技术中的3阶CRFF低通ΣΔ调制器为例进行具体说明。一种采用高通滤波dither模块,同时实现无杂散、高信噪失真比的3阶CRFF低通ΣΔ调制器,包括,3阶环路滤波器、高通滤波dither模块、量化器,其中,所述的3阶环路滤波器包括延时积分器、积分器、增益模块a1,a2,a3,b1,b2,c1,c2,c3,g1和加法器;其中延时积分器包括一个2输入的加法器和一个延时单元Z-1,延时积分器的输出、输入之和经过延时单元Z-1的值作为延时积分器的输出;其中积分器包括一个3输入的加法器和一个延时单元Z-1,积分器的输出经过延时单元Z-1的值与输入之和作为积分器的输出;调制器的输入经过b1的值与调制器的输出经过c1取负的值相加作为第一个延时积分器的输入;第一个延时积分器的输出经过c2输入给积分器;积分器的输出经过c3输入给第二个延时积分器;第二个延时积分器的输出经过g1的值取负输入给积分器;第一个延时积分器的输出经过a1的值、积分器的输出经过a2的值、第二个延时积分器的输出经过a3的值与调制器的输入经过b2的值之和作为所述的3阶环路滤波器的输出;环路滤波器对量化器产生的量化噪声进行噪声整形。所述的高通滤波dither模块中的dither可以破坏杂散的周期,增加了序列的周期长度,输本文档来自技高网
...
同时实现无杂散、高信噪失真比的低通ΣΔ调制器

【技术保护点】
一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器,其特征在于:包括高通滤波dither模块、环路滤波器、量化器,所述的高通滤波dither模块包括dither产生模块、延时单元Z

【技术特征摘要】
1.一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器,其特征在于:包括高通滤波dither模块、环路滤波器、量化器,所述的高通滤波dither模块包括dither产生模块、延时单元Z-1和一个2输入的加法器;其中dither信号作为延时单元Z-1、2输入加法器的输入;延时单元Z-1输出的值取负作为2输入加法器的另外一个输入;加法器的输出作为所述的高通滤波dither模块的输出;所述的量化器的输入是2输入加法器的输出;2输入加法器输入为环路滤波器的输出和高通滤波dither模块的输出;量化器的输出即为所述的低通ΣΔ调制器的输出。2.如权利要求1所述的低通ΣΔ调制器,其特征在于:所述的环路滤波器采用3阶环路滤波器,包括延时积分器、积分器、增益模块a1,a2,a3,b1,b2,c1,c2,c3,g1和加法器;其中延时积分器包括一个2输入的加法器和一个延时单元Z-1,延时积分器的输出、输入之和经过延时单元Z-1的值作为延时积分器的输出;其中积分器包括一个3输入的加法器和一个延时单元Z-1,...

【专利技术属性】
技术研发人员:陈雅雅韩雁张世峰曹天霖倪明徐浩
申请(专利权)人:浙江大学
类型:发明
国别省市:浙江,33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1