一种低噪声频率合成器制造技术

本发明专利技术公开了一种低噪声频率合成器，包括芯片ADF4351、电阻R19、电阻R20、电阻R23、电阻R24、电容C31、电容C33、电容C38、发光二极管LED，所述电阻R20的引脚1与芯片ADF4351的芯片使能引脚CE连接，其引脚3与芯片ADF4351的加载使能引脚LE连接，其引脚5与芯片ADF4351的数据引脚DATA连接，其引脚7与芯片ADF4351的时钟引脚CLK连接；电阻R19一端与发光二极管LED的阳极连接，其另一端与芯片ADF4351的锁定检测输出引脚LD连接，发光二极管LED的阴极接地，芯片ADF4351的信号经过锁定检测输出引脚LD通过电阻R19输出。本发明专利技术利用芯片ADF4351的优势，增加频率合成器的带宽；体积小、功耗低；在芯片ADF4351的时钟信号线和数据信号线上接电阻，能有效信号源的阻抗匹配，以减少反射、避免振荡。

【技术实现步骤摘要】
一种低噪声频率合成器
本专利技术涉及频率合成领域，具体涉及一种低噪声频率合成器。
技术介绍
基于锁相环频率合成技术，由于锁相环路相当于窄带跟踪滤波器，能很好地选择所需频率的信号，抑制杂散分量，避免了大量使用滤波器，而标准频率源具有高的长期频率稳定度，锁相式频率合成器把这二者结合在一起，使其合成信号的长期稳定度和短期稳定度都很高。但是，传统频率合成还是存在问题，例如带宽不够宽，导致频率源利用效率不高，使得频率源的功效大打折扣。芯片ADF4351的时钟信号线和数据信号线造成的振荡较大，影响频率合成。
技术实现思路
本专利技术所要解决的技术问题是现有技术中带宽不够宽，导致频率源利用效率不高的问题以及ADF4351的时钟信号线和数据信号线造成的振荡较大，影响频率合成的问题，目的在于提供一种低噪声频率合成器，利用芯片ADF4351的优势，使得频率合成器的带宽增加，提高频率源的效率，使频率源更稳定的工作，同时在芯片ADF4351的时钟信号线和数据信号线上接电阻，能有效信号源的阻抗匹配，以减少反射、避免振荡。本专利技术通过下述技术方案实现：一种低噪声频率合成器，包括芯片ADF4351、电阻R19、电阻R20、电阻R23、电阻R24、电容C31、电容C33、电容C38、发光二极管LED，所述电阻R20的引脚1与芯片ADF4351的芯片使能引脚CE连接，其引脚3与芯片ADF4351的加载使能引脚LE连接，其引脚5与芯片ADF4351的数据引脚DATA连接，其引脚7与芯片ADF4351的时钟引脚CLK连接；所述电阻R19一端与发光二极管LED的阳极连接，其另一端与芯片ADF4351的锁定检测输出引脚LD连接，所述发光二极管LED的阴极接地，芯片ADF4351的信号经过锁定检测输出引脚LD通过电阻R19输出；所述芯片ADF4351的电荷泵输出引脚CPout、电阻R23、电容C38依次连接，且电容C38相对于与电阻R23连接的另一端接地；所述芯片ADF4351的电荷泵输出引脚CPout、电容C31、电阻R24依次连接，且电阻R24相对于与电容C31连接的另一端接地，电容C33一端与芯片ADF4351的电荷泵输出引脚CPout连接，其另一端接地。电阻R20的引脚2与引脚1对应，引脚2接收外部的芯片使能信号，其引脚4与引脚3对应，引脚4接收外部的加载使能信号，其引脚6与引脚5对应，引脚6接收外部的数据信号，其引脚8与引脚7对应，引脚8接收外部的时钟信号。在芯片ADF4351的时钟引脚CLK和数据信号引脚DATA上接电阻R20，有利于信号源的阻抗匹配，以减少反射、避免振荡进一步地，一种低噪声频率合成器，还包括电容C24、电容C25、电容C26、电容C28、电容C30、电容C32，所述电容C24一端与芯片ADF4351的基准电压引脚Vref连接，其另一端接地，电容C25并联在电容C24两端；所述电容C26一端与芯片ADF4351的内部补偿节点引脚Vcom连接，其另一端接地，电容C28并联在电容C26两端；所述电容C30一端与芯片ADF4351的温度补偿输出引脚TEMP连接，其另一端接地，电容C32并联在电容C30两端。电容C24、电容C25、电容C26、电容C28、电容C30、电容C32，均为去耦的作用。进一步地，一种低噪声频率合成器，还包括电阻R22，所述电阻R22一端与芯片ADF4351的复位引脚RSET连接，其另一端接地。电阻R22连接在复位引脚RSET可设置电荷泵输出电流。本专利技术与现有技术相比，具有如下的优点和有益效果：本专利技术利用芯片ADF4351的优势，使得频率合成器的带宽增加，提高频率源的效率，使频率源更稳定的工作；同时，利用芯片ADF4351设计的频率合成器还具有体积小、功耗低的特点；同时在芯片ADF4351的时钟信号线和数据信号线上接电阻，能有效信号源的阻抗匹配，以减少反射、避免振荡。附图说明此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本申请的一部分，并不构成对本专利技术实施例的限定。在附图中：图1为本专利技术结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。实施例如图1所示，一种低噪声频率合成器，包括芯片ADF4351、电阻R19、电阻R20、电阻R23、电阻R24、电容C31、电容C33、电容C38、发光二极管LED，所述电阻R20的引脚1与芯片ADF4351的芯片使能引脚CE连接，其引脚3与芯片ADF4351的加载使能引脚LE连接，其引脚5与芯片ADF4351的数据引脚DATA连接，其引脚7与芯片ADF4351的时钟引脚CLK连接；所述电阻R19一端与发光二极管LED的阳极连接，其另一端与芯片ADF4351的锁定检测输出引脚LD连接，所述发光二极管LED的阴极接地，芯片ADF4351的信号经过锁定检测输出引脚LD通过电阻R19输出；所述芯片ADF4351的电荷泵输出引脚CPout、电阻R23、电容C38依次连接，且电容C38相对于与电阻R23连接的另一端接地；所述芯片ADF4351的电荷泵输出引脚CPout、电容C31、电阻R24依次连接，且电阻R24相对于与电容C31连接的另一端接地，电容C33一端与芯片ADF4351的电荷泵输出引脚CPout连接，其另一端接地。一种低噪声频率合成器，还包括电阻R22、电容C24、电容C25、电容C26、电容C28、电容C30、电容C32，电阻R22一端与芯片ADF4351的复位引脚RSET连接，其另一端接地；所述电容C24一端与芯片ADF4351的基准电压引脚Vref连接，其另一端接地，电容C25并联在电容C24两端；所述电容C26一端与芯片ADF4351的内部补偿节点引脚Vcom连接，其另一端接地，电容C28并联在电容C26两端；所述电容C30一端与芯片ADF4351的温度补偿输出引脚TEMP连接，其另一端接地，电容C32并联在电容C30两端。本实施例中，芯片ADF4351的VCO输出引脚RFOUTa+、电容C40、电阻R26依次连接，电阻R26相对于与电容C40连接的另一端接地，接口P2一端连接在电阻R26与电容C40连接的线路上，其另一端接地；芯片ADF4351的互补VCO输出引脚RFOUTa-、电容C41、接口P3依次连接，接口P3相对于与电容C41连接的另一端接地。接头U1为测试备用接口。芯片ADF4351是锁相环芯片，它具有一个集成电压控制振荡器（VCO），其基波输出频率范围为2200MHz至4400MHz，此外，还可以利用1/2/4/8/16/32/64分频电路，产生低至35MHz的RF输出频率，并且可以调整内部分频器数值和输出功率高低，而且锁相环芯片还有一个锁定检测输出引脚LD，通过对此端口的配置可以检测锁相环芯片的内部工作状态，对芯片配置完成之后，重新加电可以使频率合成器正常工作。本实施例中，使用的元器件规格如下：电容C19-1nF；电容C20-1nF；电容C21-10pF；电容C24-0.1uF；电容C25-10pF；电容C26-0.1uF；电容C28-10pF；电容C30-0.1uF；电容C32-10pF；电容本文档来自技高网...

【技术保护点】
一种低噪声频率合成器，其特征在于，包括芯片ADF4351、电阻R19、电阻R20、电阻R23、电阻R24、电容C31、电容C33、电容C38、发光二极管LED，所述电阻R20的引脚1与芯片ADF4351的芯片使能引脚CE连接，其引脚3与芯片ADF4351的加载使能引脚LE连接，其引脚5与芯片ADF4351的数据引脚DATA连接，其引脚7与芯片ADF4351的时钟引脚CLK连接；所述电阻R19一端与发光二极管LED的阳极连接，其另一端与芯片ADF4351的锁定检测输出引脚LD连接，所述发光二极管LED的阴极接地，芯片ADF4351的信号经过锁定检测输出引脚LD通过电阻R19输出；所述芯片ADF4351的电荷泵输出引脚CPout、电阻R23、电容C38 依次连接，且电容C38相对于与电阻R23连接的另一端接地；所述芯片ADF4351的电荷泵输出引脚CPout、电容C31、电阻R24依次连接，且电阻R24相对于与电容C31连接的另一端接地，电容C33一端与芯片ADF4351的电荷泵输出引脚CPout连接，其另一端接地。

【技术特征摘要】
1.一种低噪声频率合成器，其特征在于，包括芯片ADF4351、电阻R19、电阻R20、电阻R23、电阻R24、电容C31、电容C33、电容C38、发光二极管LED，所述电阻R20的引脚1与芯片ADF4351的芯片使能引脚CE连接，其引脚3与芯片ADF4351的加载使能引脚LE连接，其引脚5与芯片ADF4351的数据引脚DATA连接，其引脚7与芯片ADF4351的时钟引脚CLK连接；所述电阻R19一端与发光二极管LED的阳极连接，其另一端与芯片ADF4351的锁定检测输出引脚LD连接，所述发光二极管LED的阴极接地，芯片ADF4351的信号经过锁定检测输出引脚LD通过电阻R19输出；所述芯片ADF4351的电荷泵输出引脚CPout、电阻R23、电容C38依次连接，且电容C38相对于与电阻R23连接的另一端接地；所述芯片ADF4351的电荷泵输出引脚CPout、电容C31、...

【专利技术属性】
技术研发人员：肖威，
申请(专利权)人：成都意科科技有限责任公司，
类型：发明
国别省市：四川,51