一种基于PLL的模块化频率源制造技术

本发明专利技术提供一种基于PLL的模块化频率源，该频率源包括将控制芯片设在第一印制板上形成的控制模块、将参考时钟设在第二印制板上形成的基准模块、将第一频率合成芯片设在第三印制板上形成的一本模块和将第二频率合成芯片设在第四印制板上形成的二本模块，各模块通过射频电缆或普通电缆或连接器连接。本发明专利技术降低了模块内部各部分之间的相互干扰，从而极大地提高了整个频率源的可靠性，另外同一系列频率源相同部分可以相互移植，大大节约成本。

【技术实现步骤摘要】
一种基于PLL的模块化频率源
本专利技术涉及频率源领域，尤其是涉及一种基于PLL的模块化频率源。
技术介绍
频率源也叫频率合成器或者频综。它是电子系统的核心，是决定电子系统性能的关键，是通信、雷达、导航、航空航天、电子侦察、电子对抗和高精度测试仪器等实现高性能技术指标的前提条件和重要保障。目前，实际工程中使用的频率合成方案绝大多数采用的都是一体化结构，即：将控制芯片、参考时钟(TCXO或者VCXO)、频率合成芯片(DDS或者PLL)等做到同一张印制电路板上。一体化结构虽然简单，但随着工作频率的提高各部分之间的相互干扰将会变得非常严重。这样一来，对整个频率合成器各部分屏蔽和隔离的要求就会变得比较苛刻，如果处理不到位将会严重影响自身的性能，甚至有可能导致整个通信系统无法正常工作。
技术实现思路
本专利技术的目的在于：针对现有技术存在的问题，提供一种基于PLL的模块化频率源，解决一体化频率源各部分之间产生相互干扰的问题。本专利技术的专利技术目的通过以下技术方案来实现：一种基于PLL的模块化频率源，其特征在于，该频率源包括将控制芯片设在第一印制板上形成的控制模块、将参考时钟设在第二印制板上形成的基准模块、将第一频率合成芯片设在第三印制板上形成的一本模块和将第二频率合成芯片设在第四印制板上形成的二本模块，各模块通过射频电缆或普通电缆或连接器连接。作为进一步的技术方案，所述参考时钟的基准信号经过滤波、放大处理之后，再通过功分器分为四路：第一路直接输出，第二路发送给一本模块，第三路发送给控制模块，第四路发送给二本模块。作为进一步的技术方案，所述四路频率均为50MHz的基准信号。作为进一步的技术方案，通过控制芯片控制第一频率合成芯片将来自参考时钟的参考时钟信号进行倍频处理产生所需要的频率信号，然后对所需频率信号进行放大、滤波处理，最后再通过功分器、滤波器处理，最终输出两路信号：一本振一、一本振二。作为进一步的技术方案，所述一本模块输出两路频率在1180.144MHz～1355.144MHz之间的跳频信号。作为进一步的技术方案，通过控制芯片控制第二频率合成芯片将来自参考时钟的参考时钟信号进行倍频处理产生所需要的频率信号，然后对所需频率信号进行放大、滤波处理，最后再通过功分器、滤波器处理，最终输出两路信号：二本振一、二本振二。作为进一步的技术方案，所述二本模块输出两路频率均为930.76MHz的定频信号。与现有技术相比，本专利技术通过将控制芯片(FPGA)、参考时钟(TCXO)、频率合成芯片(PLL)等分别做到不同的印制电路板上，经过屏蔽和隔离之后，再通过射频电缆和普通电缆或连接器将各部分连接起来，其优势非常显著：1、模块化频率源进一步降低了模块内部各部分之间的相互干扰，从而极大地提高了整个频率源的可靠性；2、因为同一个系列的频率源中大多数分板的结构和性能都是相同的，这些相同结构和性能的分板之间可以相互移植，这样一来，不仅降低了新产品的研发成本、缩短了新产品的研制周期，更有利于后期产品的维护。附图说明图1为基于PLL的模块化频率源原理框图。具体实施方式下面结合附图和具体实施例对本专利技术进行详细说明。实施例为了降低频率合成器各部之间的相互干扰，提高频率合成器的可靠性，本专利技术提供一种基于PLL的模块化频率源，通过将控制芯片(FPGA)、参考时钟(TCXO)、频率合成芯片(PLL)等分别做到不同的印制电路板上，经过屏蔽和隔离之后，再通过射频电缆和普通电缆或连接器将各部分连接起来。本专利技术将频率源分成四个模块：基准模块、控制模块、一本模块和二本模块。如图1所示：基准模块：此模块要求输出四路频率均为50MHz的基准信号。可以采用如下方案来实现：将晶振(TCXO)输出的基准信号经过滤波、放大处理之后，再通过功分器分为四路：第一路，直接输出，作为其他模块的参考时钟；第二路，作为一本模块的参考时钟；第三路，作为内部控制芯片(FPGA)的时钟信号；第四路，作为二本模块的参考时钟。控制模块：这部分主要采用FPGA芯片来实现，此模块用于控制一本、二本模块输出信号的频率、幅度等。一本模块：此模块要求输出两路频率在1180.144MHz～1355.144MHz之间的跳频信号。可以采用如下方案来实现：通过FPGA来控制PLL1芯片将来自TCXO的参考时钟信号进行倍频处理产生所需要的频率信号，然后对所需频率信号进行放大、滤波等处理，最后再通过功分器、滤波器等处理，最终输出两路相对纯净的信号：一本振一、一本振二。二本振模块：此模块要求输出两路频率均为930.76MHz的定频信号。可以采用如下方案来实现：通过FPGA来控制PLL2芯片将来自TCXO的参考时钟信号进行倍频处理产生所需要的频率信号，然后对所需频率信号进行放大、滤波等处理，最后再通过功分器、滤波器等处理，最终输出两路相对纯净的信号：二本振一、二本振二。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，应当指出的是，凡在本专利技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种基于PLL的模块化频率源，其特征在于，该频率源包括将控制芯片设在第一印制板上形成的控制模块、将参考时钟设在第二印制板上形成的基准模块、将第一频率合成芯片设在第三印制板上形成的一本模块和将第二频率合成芯片设在第四印制板上形成的二本模块，各模块通过射频电缆或普通电缆或连接器连接。

【技术特征摘要】
1.一种基于PLL的模块化频率源，其特征在于，该频率源包括将控制芯片设在第一印制板上形成的控制模块、将参考时钟设在第二印制板上形成的基准模块、将第一频率合成芯片设在第三印制板上形成的一本模块和将第二频率合成芯片设在第四印制板上形成的二本模块，各模块通过射频电缆或普通电缆或连接器连接。2.根据权利要求1所述的一种基于PLL的模块化频率源，其特征在于，所述参考时钟的基准信号经过滤波、放大处理之后，再通过功分器分为四路：第一路直接输出，第二路发送给一本模块，第三路发送给控制模块，第四路发送给二本模块。3.根据权利要求2所述的一种基于PLL的模块化频率源，其特征在于，所述四路频率均为50MHz的基准信号。4.根据权利要求1所述的一种基于PLL的模块化频率源，其特征在于，通过控制芯片控制第一频率合成芯片将来...

【专利技术属性】
技术研发人员：汤华昆，孙良鸿，杨静，魏军，黄霞，张鹏，邹俊，吴国建，廖政炯，马婕，刘辉辉，
申请(专利权)人：成都航天通信设备有限责任公司，
类型：发明
国别省市：四川,51