抗干扰集成电路制造技术

本发明专利技术公开了一种抗干扰集成电路，适用于避免邻近集成电路所带来的干扰作用，所导致一频率脉波的误动作。抗干扰集成电路输出第一时间信号，邻近集成电路输出第二时间信号。抗干扰集成电路包括：一逻辑电路、一加法器及一比较器。逻辑电路根据第二时间信号的时序，输出一栅极脉波，加法器叠加第一时间信号与门极脉波，比较器根据信号叠加结果输出该频率脉波，其中频率脉波的周期同于第一时间信号的周期。

【技术实现步骤摘要】
抗干扰集成电路
本专利技术是有关于一种抗干扰集成电路。
技术介绍
以现有技术而言，降压式集成电路(BuckIntegratedCircuit)经由反馈电阻设定输出电压，当反馈电压小于参考电压，恒定时间控制电路将会输出栅极脉波(GatePulse)，即可达到输出电压的设定。反馈电压拉回集成电路内部的比较器，并与集成电路内部的参考电压做比较。当反馈电压低于参考电压时，栅极脉波就会产生一组信号提供给功率级作电压提升，以达到电压平衡的效果。这样的电压反馈控制方式，最大的优点在于当输出电流在快速轻重载切换的时候，将会改变集成电路的开关切换频率，以达到低涟波(Ripple)的效果。然而，当两个恒定时间降压型集成电路(Constant-on-TimeBulkIntegratedCircuit，COTBulkIC)布局走线过近时，其中一个恒定时间降压型集成电路的反馈电压，会因另一个恒定时间降压型集成电路在栅极脉波输出时受到干扰，导致反馈电压低于参考电压而发生误动作，以致输出电压涟波变大。
技术实现思路
本专利技术提供一种抗干扰集成电路，避免相邻的恒定时间降压型集成电路所造成的相互干扰，导致频率脉波的误动作。本专利技术所提供的抗干扰集成电路，增加一脚位用以侦测当另一恒定时间降压型集成电路的栅极脉波是否为高电位(High)的状态。当该另一恒定时间降压型集成电路的栅极脉波为高电位，抗干扰集成电路的内部会开启金氧半场效晶体管，拉高功率级的反馈电压，使该功率级的反馈电压不低于参考电压，避免错误的脉波输出。本专利技术的一实施方式提供一种抗干扰集成电路，适用于避免一邻近集成电路所带来的干扰作用，所导致一频率脉波的误动作，其中，该抗干扰集成电路输出一第一时间信号，该邻近集成电路输出一第二时间信号，该抗干扰集成电路包括：一逻辑电路、一加法器及一比较器。逻辑电路接收该第二时间信号，根据该第二时间信号的时序，输出一栅极脉波。加法器连接至该逻辑电路，叠加一第一信号及该栅极脉波。比较器连接至该加法器，根据该加法器的信号叠加结果，该比较器输出该频率脉波，其中该频率脉波的周期同于该第一时间信号的周期。于部分实施方式中，其中该第一信号即为该第一时间信号，该加法器叠加该第一时间信号及该栅极脉波，以输出一叠加信号，该比较器比较一参考信号与该叠加信号，当该参考信号的电压值大于或等于该叠加信号，该比较器即输出该频率脉波。于部分实施方式中，该抗干扰集成电路更包括一恒定时间控制电路，该恒定时间控制电路根据该频率脉波的周期，输出一第一原始时间信号，其中该第一原始时间信号为一数字信号，其为该抗干扰集成电路尚未受到该邻近集成电路所带来的干扰时，所原始产生的时间信号。于部分实施方式中，该抗干扰集成电路更包括：一功率级电路及一第一电阻。功率级电路连接至该恒定时间控制电路，接收该第一原始时间信号。第一电阻连接至该功率级电路，该第一原始时间信号透过该功率级电路及该第一电阻的波型转换，输出该第一时间信号，其中该第一时间信号为三角波信号。于部分实施方式中，该抗干扰集成电路更包括：一参考电压产生器。该参考电压产生器连接至该比较器，产生该参考信号，该参考电压产生器可以是一电源供应器。于部分实施方式中，其中该第一信号为一参考信号，该加法器叠加该参考信号及该栅极脉波，以输出该叠加信号，该比较器比较该第一时间信号与该叠加信号，当该叠加信号的电压值大于或等于该第一时间信号的电压值，该比较器即输出该频率脉波。于部分实施方式中，该抗干扰集成电路中的该参考电压产生器透过该加法器连接至该比较器，该参考电压产生器产生该参考信号，该参考电压产生器可以是一电源供应器。本专利技术的一实施方式提供一种抗干扰集成电路，适用于避免一邻近集成电路所带来的干扰作用，所导致一频率脉波的误动作，其中，该抗干扰集成电路输出一第一时间信号，该邻近集成电路输出一第二时间信号，该抗干扰集成电路包括：一逻辑电路、一比较器及一逻辑控制器。该逻辑电路接收该第二时间信号，根据该第二时间信号的时序，输出一栅极脉波。比较器用以比较一参考信号与该第一时间信号，当该参考信号的电压值大于或等于该第一时间信号的电压值，输出一特定频率脉波。逻辑控制器接收该栅极脉波及该特定频率脉波，并将该栅极脉波及该特定频率脉波两者进行异或(ExclusiveOR)运算，运算结果即为该频率脉波，其中该频率脉波的周期同于该第一时间信号的周期。于部分实施方式中，上述的抗干扰集成电路更包括一恒定时间控制电路。该恒定时间控制电路根据该频率脉波的周期，输出一第一原始时间信号，其中该第一原始时间信号为一数字信号，其为该抗干扰集成电路尚未受到该邻近集成电路所带来的干扰时，所原始产生的时间信号。于部分实施方式中，上述的抗干扰集成电路更包括一功率级电路及一第一电阻。功率级电路连接至该恒定时间控制电路，接收该第一原始时间信号。第一电阻，连接至该功率级电路，该第一原始时间信号透过该功率级电路及该第一电阻的波型转换，输出该第一时间信号，其中该第一时间信号为三角波信号。于部分实施方式中，上述的抗干扰集成电路更包括一参考电压产生器，该参考电压产生器连接至该比较器，产生该参考信号，该参考电压产生器可以是一电源供应器。附图说明图1A绘示本专利技术第一实施方式的抗干扰集成电路的功能方块图。图1B绘示本专利技术第一实施方式的抗干扰集成电路的信号波型示意图。图2A绘示本专利技术第二实施方式的抗干扰集成电路的功能方块图。图2B绘示本专利技术第二实施方式的抗干扰集成电路的信号波型示意图。图3A绘示本专利技术第三实施方式的抗干扰集成电路的功能方块图。图3B绘示本专利技术第三实施方式的抗干扰集成电路的信号波型示意图。100抗干扰集成电路105邻近集成电路110逻辑电路115加法器120比较器125恒定时间控制电路130功率级电路135电压源140参考电压产生器145加法器150反相器155逻辑控制器200抗干扰集成电路300抗干扰集成电路R1第一电阻R2第二电阻C1电容具体实施方式以下将以图式揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与组件在图式中将以简单示意的方式绘示的。关于本文中所使用的『包含』、『包括』、『具有』、『含有』等等，均为开放性的用语，即意指包含但不限于。关于本文中所使用的『及/或』，是包括所述事物的任一或全部组合。关于本文中所使用的用词，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭露的描述上额外的引导。图1A绘示本专利技术第一实施方式的抗干扰集成电路的功能方块图，图1B绘示本专利技术第一实施方式的抗干扰集成电路的信号波型示意图。本专利技术第一实施例提出一种抗干扰集成电路100，适用于避免邻近集成电路105所带来的干扰作用，所导致频率脉波的误动作，其中，抗干扰集成电路100输出一第一时间信号，邻近集成电路105输出一第二时间信号。抗干扰集成电路100包括：逻辑电路110、加法器115、比较器120、恒定时间控制电路125、功本文档来自技高网...

【技术保护点】
一种抗干扰集成电路，适用于避免一邻近集成电路所带来的干扰作用，所导致一频率脉波的误动作，其特征在于，该抗干扰集成电路输出一第一时间信号，该邻近集成电路输出一第二时间信号，该抗干扰集成电路包括：一逻辑电路，接收该第二时间信号，根据该第二时间信号的时序，输出一栅极脉波；一加法器，连接至该逻辑电路，叠加一第一信号及该栅极脉波；以及一比较器，连接至该加法器，根据该加法器的信号叠加结果，该比较器输出该频率脉波，其中该频率脉波的周期同于该第一时间信号的周期。

【技术特征摘要】
2016.12.12 TW 1051410851.一种抗干扰集成电路，适用于避免一邻近集成电路所带来的干扰作用，所导致一频率脉波的误动作，其特征在于，该抗干扰集成电路输出一第一时间信号，该邻近集成电路输出一第二时间信号，该抗干扰集成电路包括：一逻辑电路，接收该第二时间信号，根据该第二时间信号的时序，输出一栅极脉波；一加法器，连接至该逻辑电路，叠加一第一信号及该栅极脉波；以及一比较器，连接至该加法器，根据该加法器的信号叠加结果，该比较器输出该频率脉波，其中该频率脉波的周期同于该第一时间信号的周期。2.如权利要求1所述的抗干扰集成电路，其特征在于，该第一信号即为该第一时间信号，该加法器叠加该第一时间信号及该栅极脉波，以输出一叠加信号，该比较器比较一参考信号与该叠加信号，当该参考信号的电压值大于或等于该叠加信号，该比较器即输出该频率脉波。3.如权利要求2所述的抗干扰集成电路，更包括：一恒定时间控制电路，根据该频率脉波的周期，输出一第一原始时间信号，其中该第一原始时间信号为一数字信号，其为该抗干扰集成电路尚未受到该邻近集成电路所带来的干扰时，所原始产生的时间信号。4.如权利要求3所述的抗干扰集成电路，更包括：一功率级电路，连接至该恒定时间控制电路，接收该第一原始时间信号；以及一第一电阻，连接至该功率级电路，该第一原始时间信号透过该功率级电路及该第一电阻的波型转换，输出该第一时间信号，其中该第一时间信号为一三角波信号。5.如权利要求2所述的抗干扰集成电路，其特征在于，更包括：一参考电压产生器，连接至该比较器，产生该参考信号，该参考电压产生器是一电源供应器。6.如权利要求1所述的抗干扰集成电路，其特征在于，该第一信号为一参考信号，该加法器叠加该参考信号及该栅极脉波，以输出该叠加信号，该比较器比较该第一时间信号与该叠加信号，当该叠加信号的电压值大于或等于该第一时间信号的电压值，该比较器即输出该频率脉波。7.如权利要求6所述的抗干扰集成电路，其特征在于，更包括：一恒定时间控制电路，根据该频率脉波的周期，输出一第...

【专利技术属性】
技术研发人员：骆亭融，李岳翰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71