一种SiC JFET串的多阶段驱动电路制造技术

本发明专利技术公开了一种SiC JFET串的多阶段驱动电路，包括主要由低压MOSFET管和N个JFET管依次串联构成的JFET串以及N个JFET管驱动电路。本发明专利技术可以实现至少6kV的高耐压和开关频率几十kHz的功率器件，不仅提高了器件的运行效率和频率，而且有效的控制了成本。

【技术实现步骤摘要】
一种SiCJFET串的多阶段驱动电路
本专利技术涉及一种SiCJFET串的多阶段驱动电路，属于电力电子的

技术介绍
近年来，随着风能等新能源的大力发展及电力电子的广泛应用，变流器成为变速恒频发电，电机变频调速、并网逆变器的主要组成部分。为克服硅基器件开关频率低和损耗高等缺点，多电平变流器越来越多地应用于大功率、中高压领域。多电平变流器作为一种新型的高压大容量变流器，虽然具有开关频率低，输出波形质量高，系统效率高等优点，但多电平变流器由于其使用的开关器件和储能器件数量较多，一方面造成其体积较大，另一方面造成其控制和调制技术比较复杂，同时系统散热也相对困难，特别是针对高功率密度，其缺陷也越来越显著。虽然使用高压硅基器件可以简化其拓扑结构，但高压硅基器件开关频率仅能在1kHz之内，被动器件体积较大，功率密度难以提高。如果选用新型的碳化硅器件，开关频率可以提高至几十kHz，但到目前为止，只有1200V和1700VSiCMOSFET和SiCJFET已经有一些商业化产品，更高电压等级SiC器件还处于实验室研究阶段，由于技术和成本原因，目前还未得到大规模使用。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种SiCJFET串的多阶段驱动电路。为了达到上述目的，本专利技术所采用的技术方案是：一种SiCJFET串的多阶段驱动电路，包括主要由低压MOSFET管和N个JFET管依次串联构成的JFET串以及N个JFET管驱动电路；N个JFET管驱动电路依次串联，第i个JFET管驱动电路的输出端与其相邻的第i+1个JFET管驱动电路的输入端连接，i为整数，0<i<N，N个JFET驱动电路的输出端分别与N个JFET的栅极连接。还包括N个驱动电阻，驱动电阻的两端分别与JFET管驱动电路的输出端以及该JFET管驱动电路驱动的JFET栅极连接。第1个JFET管驱动电路包括辅助低压JFET管，辅助低压JFET管的栅极输入辅助低压JFET管的驱动脉冲信号PGJA，辅助低压JFET管的源极与JFET串的源极连接，辅助低压JFET管的漏极为第1个JFET管驱动电路的输出端。第二个至第N个JFET管驱动电路结构一致，包括并联的二极管、静态均压电阻和电阻电容串联回路，二极管的阳极、静态均压电阻的一端以及电阻电容串联回路的一端连接成第一节点，第一节点为JFET管驱动电路的输入端，二极管的阴极、静态均压电阻的另一端以及电阻电容串联回路的另一端连接成第二节点，第二节点为JFET管驱动电路的输出端，第2个JFET管驱动电路输入端输入N个JFET管的驱动脉冲信号PGJ。第N个JFET管驱动电路的输出端与JFET串的漏极之间设置有静态均压电阻。JFET串的具体结构为，低压MOSFET管的源极作为JFET串的源极，低压MOSFET管的栅极输入低压MOSFET管的驱动脉冲信号PGM，N个JFET管依次串联，第i个JFET管的漏极与其相邻的第i+1个JFET的源极连接，第1个JFET管的源极与低压MOSFET管的漏极连接，第1个JFET管栅极作为JFET串的栅极，第N个JFET管的漏极作为JFET串的漏极。N＝6。本专利技术所达到的有益效果：1、本专利技术可以实现至少6kV的高耐压和开关频率几十kHz的功率器件，不仅提高了器件的运行效率和频率，而且有效的控制了成本；2、本专利技术还实现了完整的器件保护和启动过程控制，非常适合于高压、高温、高功率密度电力电子变换器领域；3、本专利技术开关频率较其他高压器件高很多，因此其组成的换流器功率密度高；4、静态均压电阻可以实现各SiCJFET均压，保证各SiCJFET不至于被击穿，此外，由于该电阻很大，相对静态损耗较小；5、动态运行时，分压由电阻电容串联回路中的电阻电容决定，且电容的储能基本用于SiCJFET器件的开通过程，因此，实际运行的开关损耗较小；6、电路中电流反向流动时，通过对驱动钳位电容自动放电，电流仅流过SiCJFET通道，既降低了导通损耗，又节省了反并联二极管；7、多阶段正电压驱动，可以抵消驱动二极管的压降，加速SiCJFET串的开通过程，且能保证各SiCJFET运行在安全范围内；8、利用低压MOSFET常通时的内在小电阻检测过流或短路电流，电路简单，既能保证静态或故障时Cascode结构的完整运行，又降低保护电路成本；9、利用低压MOSFET、辅助低压JFET和逻辑芯片CPLD的组合控制，可保证SiCJFET串任何时刻都不被击穿或自然短路。附图说明图1为本专利技术的电路图。图2为本专利技术的多阶段驱动的脉冲信号图。图3为本专利技术的保护电路图。具体实施方式下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。如图1所示，一种SiCJFET串的多阶段驱动电路，包括低压MOSFET管、6个JFET管、6个JFET管驱动电路和6个驱动电阻。低压MOSFET管的源极作为JFET串的源极，低压MOSFET管的栅极输入低压MOSFET管的驱动脉冲信号PGM，6个JFET管依次串联，两个相邻JFET管的漏极与源极连接，第1个JFET管的源极与低压MOSFET管的漏极连接，第1个JFET管栅极作为JFET串的栅极，第6个JFET管的漏极作为JFET串的漏极。6个JFET管驱动电路依次串联，两个相邻JFET管驱动电路的输出端与输入端连接，6个JFET驱动电路的输出端分别通过6个驱动电阻与6个JFET的栅极连接。第1个JFET管驱动电路包括辅助低压JFET管，辅助低压JFET管的栅极输入辅助低压JFET管的驱动脉冲信号PGJA，辅助低压JFET管的源极与JFET串的源极连接，辅助低压JFET管的漏极为第1个JFET管驱动电路的输出端。第二个至第6个JFET管驱动电路结构一致，包括并联的二极管、静态均压电阻和电阻电容串联回路，二极管的阳极、静态均压电阻的一端以及电阻电容串联回路的一端连接成第一节点，第一节点为JFET管驱动电路的输入端，二极管的阴极、静态均压电阻的另一端以及电阻电容串联回路的另一端连接成第二节点，第二节点为JFET管驱动电路的输出端，第2个JFET管驱动电路输入端输入N个JFET管的驱动脉冲信号PGJ，第6个JFET管驱动电路的输出端与JFET串的漏极之间也设置静态均压电阻，静态均压电阻可以实现各JFET管均压，保证各JFET管不至于被击穿，此外，由于该电阻很大，相对静态损耗较小。JFET管驱动电路中的二极管可以用JFET寄生的二极管代替。上述电路的静止状态到启动过程原理如下：为了更好的说明上述工作原理，对图1中的各符号进行说明：J1～J6分别为6个JFET管，M1为低压MOSFET管，JA为辅助低压JFET管，R1～R5分别为5个电阻电容串联回路中的电阻，C1～C5分别为5个电阻电容串联回路中的电容，RF1～RF6分别为6个静态均压电阻，DF1～DF5分别为5个二极管，JGD1～JGD6分别为6个驱动电阻，CJS为JFET串的源极，对应低压MOSFET管的源极，CJD为JFET串的漏极，对应J6的漏极，CJMG为低压MOSFET管的栅极，CJGA为辅助低压JFET管的栅极，CJS1～CJS6分别为J1～J6的源极，CJG1～CJG6分别对应J1～J6的驱本文档来自技高网...

【技术保护点】
一种SiC JFET串的多阶段驱动电路，其特征在于：包括主要由低压MOSFET管和N个JFET管依次串联构成的JFET串以及N个JFET管驱动电路；N个JFET管驱动电路依次串联，第i个JFET管驱动电路的输出端与其相邻的第i+1个JFET管驱动电路的输入端连接，i为整数，0<i<N，N个JFET驱动电路的输出端分别与N个JFET的栅极连接。

【技术特征摘要】
1.一种SiCJFET串的多阶段驱动电路，其特征在于：包括主要由低压MOSFET管和N个JFET管依次串联构成的JFET串以及N个JFET管驱动电路；N个JFET管驱动电路依次串联，第i个JFET管驱动电路的输出端与其相邻的第i+1个JFET管驱动电路的输入端连接，i为整数，0<i<N，N个JFET驱动电路的输出端分别与N个JFET的栅极连接。2.根据权利要求1所述的一种SiCJFET串的多阶段驱动电路，其特征在于：还包括N个驱动电阻，驱动电阻的两端分别与JFET管驱动电路的输出端以及该JFET管驱动电路驱动的JFET栅极连接。3.根据权利要求1所述的一种SiCJFET串的多阶段驱动电路，其特征在于：第1个JFET管驱动电路包括辅助低压JFET管，辅助低压JFET管的栅极输入辅助低压JFET管的驱动脉冲信号PGJA，辅助低压JFET管的源极与JFET串的源极连接，辅助低压JFET管的漏极为第1个JFET管驱动电路的输出端。4.根据权利要求1所述的一种SiCJFET串的多阶段驱动电路，其特征在于：第二个至第N个JFET管驱动电路结构一致，包括并联的二极管、静态均压电阻和...

【专利技术属性】
技术研发人员：倪喜军，李先允，韩焕菊，
申请(专利权)人：南京工程学院，
类型：发明
国别省市：江苏,32