一种GaN基发光二极管的外延片及其制造方法技术

本发明专利技术公开了一种GaN基发光二极管的外延片及其制造方法，属于半导体技术领域。外延片包括衬底、以及依次层叠在衬底上的缓冲层、成核层、未掺杂GaN层、N型GaN层、N型隔离层、应力释放层、量子阱、P型GaN层，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，N型隔离层的厚度小于N型GaN层的厚度。本发明专利技术通过在N型GaN层上形成N型隔离层，可以阻隔由于晶格失配和热失配形成的应力位错，有效限制位错处形成的V形坑的开口大小，延迟V形坑的开口形成，有利于外延片进行应力释放，形成P型层时V形坑得到合并，最后形成平整的表面，大大改善外延片的晶体质量，芯片反向击穿电压提升50％左右。

Epitaxial wafer of GaN based LED and manufacturing method thereof

The invention discloses an epitaxial wafer of a GaN based LED and a manufacturing method thereof, belonging to the field of semiconductor technology. The epitaxial wafer comprises a substrate, and sequentially stacked on the substrate of the buffer layer, core layer and undoped GaN layer, N GaN layer, N type isolation layer, stress release layer, quantum wells, P type GaN layer doped N type isolation layer in N type dopant is less than the N type GaN layer N type dopant doping concentration, thickness of N type isolation layer is smaller than the thickness of the GaN layer of N. The present invention by forming a N type isolation layer in N GaN layer, can be blocked due to lattice mismatch and thermal mismatch stress formed by dislocation, effective opening size limit of V shaped hole dislocations formed, forming V shaped pit opening delay, is conducive to the epitaxial wafer to release the stress, the formation of P type when the V layer shaped pits were consolidated, and finally form a flat surface, greatly improve the crystal quality of the epitaxial wafer chip, reverse breakdown voltage increase of around 50%.

【技术实现步骤摘要】
一种GaN基发光二极管的外延片及其制造方法
本专利技术涉及半导体
，特别涉及一种GaN基发光二极管的外延片及其制造方法。
技术介绍
GaN材料在发光二极管(英文：LightEmittingDiode，简称：LED)器件上的应用十分普遍，是人们一直以来关注的热点。采用GaN制造的LED颜色纯正、亮度高、能耗低，性能比传统的AlGaInP基LED或者GaAlAs基LED更优越，广泛应用于照明、医疗、显示、玩具等众多领域。通过对比完成芯片封装的LED成管在老化一定时间后漏电流的变化，可以发现反向击穿电压低的LED成管更容易漏电和击穿失效，目前LED的失效大部分都是由于LED被击穿损坏，因此反向击穿电压是反映LED芯片特性的重要参数，反向击穿电压的提高对于改善LED的晶体质量和失效改进意义重大。传统的GaN基LED通常采用在量子阱之前插入一层应力释放层来改善LED失效，但效果有限。
技术实现思路
为了解决现有技术的问题，本专利技术实施例提供了一种GaN基发光二极管的外延片及其制造方法。所述技术方案如下：一方面，本专利技术实施例提供了一种GaN基发光二极管的外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、成核层、未掺杂GaN层、N型GaN层、应力释放层、量子阱、P型GaN层，所述外延片还包括层叠在所述N型GaN层和所述应力释放层之间的N型隔离层，所述N型隔离层中N型掺杂剂的掺杂浓度小于所述N型GaN层中N型掺杂剂的掺杂浓度，且所述N型隔离层的厚度小于所述N型GaN层的厚度。可选地，所述N型隔离层中N型掺杂剂的掺杂浓度为所述N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25。可选地，所述N型隔离层的厚度为所述N型GaN层的厚度的1/25～1/6。可选地，所述N型隔离层为N型掺杂的GaN层，或者N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。优选地，所述超晶格结构中所述N型掺杂的GaN层和所述没有掺杂的GaN层的层数相同，所述没有掺杂的GaN层的层数为3～10层。另一方面，本专利技术实施例提供了一种GaN基发光二极管的外延片的制造方法，所述制造方法包括：在衬底上依次形成缓冲层、成核层、未掺杂GaN层、N型GaN层、N型隔离层、应力释放层、量子阱、P型GaN层；其中，所述N型隔离层中N型掺杂剂的掺杂浓度小于所述N型GaN层中N型掺杂剂的掺杂浓度，且所述N型隔离层的厚度小于所述N型GaN层的厚度。可选地，所述N型隔离层中N型掺杂剂的掺杂浓度为所述N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25。可选地，所述N型隔离层的厚度为所述N型GaN层的厚度的1/25～1/6。可选地，所述N型隔离层为N型掺杂的GaN层，或者N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。优选地，所述超晶格结构中所述N型掺杂的GaN层和所述没有掺杂的GaN层的层数相同，所述没有掺杂的GaN层的层数为3～10层。本专利技术实施例提供的技术方案带来的有益效果是：通过在N型GaN层上形成N型隔离层，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度，可以阻隔由于晶格失配和热失配形成的应力位错，有效限制位错处形成的V形坑的开口大小，延迟V形坑的开口形成，有利于外延片进行应力释放，形成P型层时V形坑得到合并，最后形成平整的表面，大大改善外延片的晶体质量，所制成芯片的反向击穿电压大幅提升(提升50％左右)，抗老化性能明显改善。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例一提供的一种GaN基发光二极管的外延片的结构示意图；图2是本专利技术实施例二提供的反向电压随N型隔离层的厚度的变化而变化的示意图；图3是本专利技术实施例三提供的反向电压随N型隔离层中N型掺杂剂的掺杂浓度的变化而变化的示意图；图4是本专利技术实施例四提供的N型隔离层的结构示意图；图5是本专利技术实施例五提供的一种GaN基发光二极管的外延片的制造方法的流程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一本专利技术实施例提供了一种GaN基发光二极管的外延片，参见图1，该外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、成核层3、未掺杂GaN层4、N型GaN层5、N型隔离层6、应力释放层7、量子阱8、P型GaN层9。在本实施例中，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度。可选地，N型隔离层中N型掺杂剂的掺杂浓度可以为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25，此时反向电压较大。可选地，N型隔离层的厚度可以为N型GaN层的厚度的1/25～1/6，此时反向电压较大。在本实施例的一种实现方式中，N型隔离层可以为N型掺杂的GaN层。在本实施例的另一种实现方式中，N型隔离层可以为N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。可选地，超晶格结构中N型掺杂的GaN层和没有掺杂的GaN层的层数相同，没有掺杂的GaN层的层数可以为3～10层，此时缺陷阻隔效果好。具体地，衬底可以为蓝宝石衬底，衬底的尺寸可以为2英寸、4英寸或者8英寸；缓冲层可以为二维生长的GaN层，成核层可以为三维生长的GaN层；应力释放层为InGaN层和GaN层交替层叠形成的超晶格结构；量子阱可以为InGaN量子阱层，也可以为InGaN量子阱层和GaN量子垒层交替层叠形成的超晶格结构。本专利技术实施例通过在N型GaN层上形成N型隔离层，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度，可以阻隔由于晶格失配和热失配形成的应力位错，有效限制位错处形成的V形坑的开口大小，延迟V形坑的开口形成，有利于外延片进行应力释放，形成P型层时V形坑得到合并，最后形成平整的表面，大大改善外延片的晶体质量，所制成芯片的反向击穿电压大幅提升(提升50％左右)，抗老化性能明显改善。实施例二本专利技术实施例提供了一种GaN基发光二极管的外延片，为实施例一提供的外延片的一种具体实现。在本实施例中，N型隔离层为N型掺杂的GaN层，N型隔离层中N型掺杂剂的掺杂浓度保持不变，N型隔离层的厚度为N型GaN层的厚度的1/25～1/6。参见图2，当N型隔离层可以为N型掺杂的GaN层，且N型隔离层中N型掺杂剂的掺杂浓度保持不变时，反向电压随N型隔离层的厚度的逐渐增加，先增大后减小，且当N型隔离层的厚度为N型GaN层的厚度的1/25～1/6时，反向电压最大。本专利技术实施例通过在N型GaN层上形成N型隔离层，N型隔离层为N型掺杂的GaN层，N型隔离层中N型掺杂剂的掺杂浓度保持不变，N型隔离层的厚度为N型GaN层的厚度的1/25～1/6，在应力释放层之前预先阻断部分位错，延迟V形坑的开口，提高芯片的反向电压，增强PN结耐压特征，减小芯片的漏电通道，提升芯片的抗失效能力。实本文档来自技高网...

【技术保护点】
一种GaN基发光二极管的外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、成核层、未掺杂GaN层、N型GaN层、应力释放层、量子阱、P型GaN层，其特征在于，所述外延片还包括层叠在所述N型GaN层和所述应力释放层之间的N型隔离层，所述N型隔离层中N型掺杂剂的掺杂浓度小于所述N型GaN层中N型掺杂剂的掺杂浓度，且所述N型隔离层的厚度小于所述N型GaN层的厚度。

【技术特征摘要】
1.一种GaN基发光二极管的外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、成核层、未掺杂GaN层、N型GaN层、应力释放层、量子阱、P型GaN层，其特征在于，所述外延片还包括层叠在所述N型GaN层和所述应力释放层之间的N型隔离层，所述N型隔离层中N型掺杂剂的掺杂浓度小于所述N型GaN层中N型掺杂剂的掺杂浓度，且所述N型隔离层的厚度小于所述N型GaN层的厚度。2.根据权利要求1所述的外延片，其特征在于，所述N型隔离层中N型掺杂剂的掺杂浓度为所述N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25。3.根据权利要求1或2所述的外延片，其特征在于，所述N型隔离层的厚度为所述N型GaN层的厚度的1/25～1/6。4.根据权利要求1或2所述的外延片，其特征在于，所述N型隔离层为N型掺杂的GaN层，或者N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。5.根据权利要求4所述的外延片，其特征在于，所述超晶格结构中所述N型掺杂的GaN层和所述没有掺杂的GaN层的层数相同，所述没有掺杂的Ga...

【专利技术属性】
技术研发人员：李红丽，胡加辉，
申请(专利权)人：华灿光电浙江有限公司，
类型：发明
国别省市：浙江,33