一种芯片封装结构及其制备方法技术

本发明专利技术公开了一种芯片封装结构及其制备方法，涉及芯片封装技术领域，其中，所述芯片封装结构包括：第一芯片，第一芯片的有源面设置有粘结层，所述粘结层对应第一芯片的焊盘设置有粘结层盲孔，第一芯片非有源面的其他侧面有包覆材料包封，介质层，设置在粘结层上方，介质层上设置有与粘结层盲孔对应设置的介质层盲孔，粘结层盲孔和介质层盲孔中填充有导电材料，第一重布线层，与粘结层盲孔和介质层盲孔中填充的导电材料电连接，焊球，与第一重布线层电连接。采用上述技术方案，第一芯片与第一重布线层通过介质层盲孔和粘结层盲孔中的导电材料电连接，设置两阶盲孔，有效提高了封装精度，避免贴片过程中对芯片造成损伤。

Chip packaging structure and preparation method thereof

The invention discloses a chip packaging structure and a preparation method thereof, and relates to the technical field, which comprises a chip package, the chip package structure: the first chip, the active surface of the first chip is provided with an adhesive layer, the bonding layer corresponding to the first chip pad is provided with an adhesive layer blind hole, the first chip non active surface of the other the side coated material encapsulation, the dielectric layer is arranged above the adhesive layer, the dielectric layer is arranged on the dielectric layer and the bonding layer arranged blind blind hole corresponding to the bonding layer and the dielectric layer in the blind hole filled with a conductive material, the first wiring layer and the conductive material filling connection, adhesive layer and dielectric layer of blind hole the solder ball is connected with the first wiring layer. By adopting the technical scheme, the first chip and the first wiring layer connected by a conductive material layer and the bonding layer in the blind hole, set two order blind hole, effectively improve the accuracy of packaging, to avoid damage to the chip in the process.

【技术实现步骤摘要】
一种芯片封装结构及其制备方法
本专利技术实施例涉及芯片封装
，尤其涉及一种芯片封装结构及其制备方法。
技术介绍
随着信息技术和半导体技术的不断发展，手机、PAD、智能手表等电子设备逐渐呈现轻型化且功能相互融合的趋势。这对电子设备中芯片的集成度要求越来越高，进而对芯片的封装带来前所未有的挑战。不断增长的互连间距的失配、加入具有不同功能的各种芯片以及在同样的占用面积下减少封装尺寸以便增加电池大小延长使用时间等均已为创新嵌入封装技术打开了窗口。受益于3D硅通孔(ThroughSiliconVias，TSV)技术的开发，晶圆级封装(Fan-OutWaferLevelPackaging，FOWLP)目前被认为最适合高要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。晶圆级封装是晶圆级加工的嵌入式封装，它不用基板而在一个封装中实现垂直和水平方向的多芯片集成。目前的封装技术主要是基于封装厂的塑封及晶圆工艺制作的，加工成本高，使用范围小，难以适用大规模的量产要求，并且现有的结构在制造过程中，多采用先埋置芯片再制备激光盲孔，容易造成芯片中焊板的损伤，降低芯片扇出的良率，且在制备过程中容易出现翘曲等问题，严重影响了芯片封装结构的质量及性能。
技术实现思路
有鉴于此，本专利技术实施例提供一种芯片封装结构及其制备方法，以解决现有技术芯片封装结构中封装精度不高、容易造成芯片损伤的技术问题。第一方面，本专利技术实施例提供了一种芯片封装结构，包括：第一芯片，所述第一芯片的有源面设置有粘结层，所述粘结层对应所述第一芯片的焊盘设置有粘结层盲孔，所述第一芯片非有源面的其他侧面有包覆材料包封；介质层，设置在所述粘结层上方，所述介质层上设置有与所述粘结层盲孔对应设置的介质层盲孔，所述粘结层盲孔和所述介质层盲孔中填充有导电材料；第一重布线层，与所述粘结层盲孔和所述介质层盲孔中填充的导电材料电连接；焊球，与所述第一重布线层电连接。第二方面，本专利技术实施例还提供了一种芯片封装结构的制备方法，包括：提供一载板，分别在所述载板的上下表面制备双层剥离结构，所述双层剥离结构包括上层结构和下层结构；分别在所述双层剥离结构上远离所述载板的一侧制备介质层，所述介质层覆盖所述双层剥离结构；在所述介质层预设位置处制备至少一个介质层盲孔，所述介质层盲孔贯穿所述介质层；在所述介质层盲孔内填充导电材料；提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一个焊盘，所述第一芯片的有源面设置有粘结层，将所述第一芯片通过所述粘结层倒装在所述介质层上，所述焊盘与所述介质层盲孔对应；在所述第一芯片非有源面的其他侧面制备包覆材料，所述包覆材料包封所述第一芯片；将所述双层剥离结构的上层结构和下层结构进行剥离，得到两个芯片封装结构，所述上层结构位于所述芯片封装结构上，所述下层结构位于所述载板上；刻蚀所述上层结构以及所述介质层盲孔内的导电材料，露出所述介质层和所述粘结层；刻蚀所述粘结层，形成至少一个粘结层盲孔，所述粘结层盲孔贯穿所述粘结层；在所述介质层盲孔和所述粘结层盲孔内填充导电材料，并在所述介质层上远离所述第一芯片的一侧制备第一重布线层，所述第一重布线层与所述介质层盲孔对应设置；在所述第一重布线层上远离所述介质层的一侧制备焊球，所述焊球与所述第一重布线层电连接。本专利技术实施例提供的芯片封装结构及其制备方法，芯片封装结构包括第一芯片，第一芯片的有源面设置有粘结层，粘结层对应第一芯片的焊盘设置有粘结层盲孔，介质层，设置在粘结层上方，介质层上设置有与粘结层盲孔对应设置的介质层盲孔，粘结层盲孔和介质层盲孔中填充有导电材料，第一重布线层，与粘结层盲孔和介质层盲孔中填充的导电材料电连接。采用上述技术方案，在粘结层中设置粘结层盲孔，在介质层设置介质层盲孔，以使第一芯片和第一重布线层通过粘结层盲孔和介质层盲孔这两阶盲孔中填充的导电材料实现电连接，保证第一芯片封装结构的精确性，有效提高了封装精度，避免在封装结构中对第一芯片造成损伤。附图说明为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本专利技术所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。图1是本专利技术实施例一提供的一种芯片封装结构的剖面示意图；图2是本专利技术实施例二提供的一种芯片封装结构的剖面示意图；图3是本专利技术实施例三提供的一种芯片封装结构的制备方法的流程示意图；图4是本专利技术实施例三提供的载板的剖面示意图；图5是本专利技术实施例三提供的在载板上制备双层剥离结构后的剖面示意图；图6是本专利技术实施例三提供的在双层剥离结构上制备介质层的剖面示意图；图7是本专利技术实施例三提供的在介质层中形成至少一个介质层盲孔的剖面示意图；图8是本专利技术实施例三提供的在介质层盲孔中填充导电材料的剖面示意图；图9是本专利技术实施例三提供的第一芯片通过粘结层倒装在介质层的剖面示意图；图10是本专利技术实施例三提供的在第一芯片非有源面的其他侧面制备包覆材料的剖面示意图；图11是本专利技术实施例三提供的剥离双层剥离结构得到两个芯片封装结构的剖面示意图；图12是本专利技术实施例三提供的单个芯片封装结构的剖面示意图；图13是本专利技术实施例三提供的刻蚀上层结构以及介质层盲孔内导电材料后的剖面示意图；图14是本专利技术实施例三提供的刻蚀粘结层，形成至少一个粘结层盲孔的剖面示意图；图15是本专利技术实施例三提供的在介质层盲孔和粘结层盲孔内填充导电材料并制备第一重布线层的剖面示意图；图16是本专利技术实施例三提供的在第一重布线层上制备第一绝缘层的剖面示意图；图17是本专利技术实施例三提供的通过第一绝缘层在第一重布线层上制备焊球的剖面示意图；图18是本专利技术实施例四提供的一种芯片封装结构的制备方法的流程示意图；图19是本专利技术实施例提供的刻蚀粘结层形成粘结层盲孔和刻蚀介质层与包覆材料形成通孔的剖面示意图图20是本专利技术实施例提供的在介质层盲孔、粘结层盲孔和通孔内填充导电材料，并制备第一重布线层和第二重布线层的剖面示意图；图21是本专利技术实施例提供的制备第一绝缘层和第二绝缘层的剖面示意图；图22是本专利技术实施例提供的倒装第二芯片，形成第二芯片封装层的剖面示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下将结合本专利技术实施例中的附图，通过具体实施方式，完整地描述本专利技术的技术方案。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例，基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本专利技术的保护范围之内。实施例一本专利技术实施例提供一种芯片封装结构，图1是本专利技术实施例一提供的一种芯片封装结构的剖面示意图，如图1所示，本专利技术实施例提供的芯片封装结构可以包括：第一芯片101，第一芯片101的有源面设置有粘结层102，粘结层102对应第一芯片101的焊盘103设置有粘结层盲孔104，第一芯片101有源面的其他侧面有包覆材料105包封；介质层106，设置在粘结层102上方，介质层106上设置有与粘结层盲孔104对应设置的介质层盲孔107，粘结层盲孔104和介质层盲孔107中填充有导电材料；第一重布线层108，与本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：第一芯片，所述第一芯片的有源面设置有粘结层，所述粘结层对应所述第一芯片的焊盘设置有粘结层盲孔，所述第一芯片非有源面的其他侧面有包覆材料包封；介质层，设置在所述粘结层上方，所述介质层上设置有与所述粘结层盲孔对应设置的介质层盲孔，所述粘结层盲孔和所述介质层盲孔中填充有导电材料；第一重布线层，与所述粘结层盲孔和所述介质层盲孔中填充的导电材料电连接；焊球，与所述第一重布线层电连接。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：第一芯片，所述第一芯片的有源面设置有粘结层，所述粘结层对应所述第一芯片的焊盘设置有粘结层盲孔，所述第一芯片非有源面的其他侧面有包覆材料包封；介质层，设置在所述粘结层上方，所述介质层上设置有与所述粘结层盲孔对应设置的介质层盲孔，所述粘结层盲孔和所述介质层盲孔中填充有导电材料；第一重布线层，与所述粘结层盲孔和所述介质层盲孔中填充的导电材料电连接；焊球，与所述第一重布线层电连接。2.根据权利要求1所述的芯片封装结构，其特征在于，还包括：第一绝缘层，位于所述第一重布线层上远离所述介质层的一侧，所述第一绝缘层上形成有第一开口，所述焊球通过所述第一开口与所述第一重布线层电连接。3.根据权利要求1所述的芯片封装结构，其特征在于，所述介质层和所述包覆材料的材料为ABF、FR-4、BT树脂或者聚丙烯。4.根据权利要求1-3任一项所述的芯片封装结构，其特征在于，还包括：至少一个第二芯片封装层，位于所述包覆材料远离所述第一芯片的一侧，所述第二芯片封装层包括第二芯片和第二重布线层，所述第二芯片和所述第二重布线层电连接，所述第二重布线层和所述第一重布线层电连接。5.根据权利要求4所述的芯片封装结构，其特征在于，还包括：至少一个通孔，所述通孔位于所述第一芯片两端的包覆材料和介质层中，所述通孔贯穿所述包覆材料和所述介质层，所述通孔内表面设置有导电材料，所述第一重布线层和所述第二重布线层通过所述通孔内表面设置的导电材料电连接。6.根据权利要求4所述的芯片封装结构，其特征在于，所述第二芯片封装层还包括：第二绝缘层，位于所述第二芯片与所述第二重布线层之间，所述第二绝缘层上形成有第二开口，所述第二芯片和所述第二重布线层通过所述第二开口电连接。7.根据权利要求6所述的芯片封装结构，其特征在于，所述第一绝缘层和所述第二绝缘层的材料为阻焊绿油或者有机材料。8.一种芯片封装结构的制备方法，其特征在于，包括：提供一载板，分别在所述载板的上下表面制备双层剥离结构，所述双层剥离结构包括上层结构和下层结构；分别在所述双层剥离结构上远离所述载板的一侧制备介质层，所述介质层覆盖所述双层剥离结构；在所述介质层预设位置处制备至少一个介质层盲孔，所述介质层盲孔贯穿所述介质层；在所述介质层盲孔内填充导电材料；提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一个焊盘，所述第一芯片的有源面设置有粘结层，将所述第一芯片通过所述粘结层倒装在所述介质层上，所述焊盘与所述介质层盲孔对应；在所述第一芯片非有源面的其他侧面制备包覆材料，所述包覆材料包封所述第一芯片；将所述双层剥离结构的上层结构和下层结构进行剥离，得到两个芯片封装结构，所述上层结构位于所述芯片封装结构上，...

【专利技术属性】
技术研发人员：郭学平，郝虎，于中尧，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32