一种制造鳍式金属氧化物半导体场效应晶体管的方法技术

一种制造鳍式金属氧化物半导体场效应晶体管的方法，包括提供一衬底，在衬底上形成浅沟槽隔离、鳍结构、栅结构和内偏移侧墙；在内偏移侧墙两侧的鳍结构上形成第一层外延源漏区域EpiSD；在第一层外延源漏区域上方、内偏移侧墙两侧形成第一层外侧墙；在第一层外侧墙两侧的第一层外延源漏区域上继续形成第二层外延源漏区域；在第二层外延源漏区域上方的第一层外侧墙两侧继续形成第二层外侧墙，可重复多次形成外延源漏区域和外侧墙，最终形成阶梯形的侧墙和外延源漏区域结构。其中，所需的抬高源漏区域总厚度为所有外延源漏区域和所有外延源漏区域厚度之和，外侧墙总厚度为所有外侧墙和所有外侧墙厚度之和。

Method for manufacturing fin type metal oxide semiconductor field effect transistor

A method of manufacturing a fin type metal oxide semiconductor field effect transistor method includes providing a substrate, forming a shallow trench isolation, fin structure, gate structure and offset the side wall on the substrate; a first layer of epitaxial source and drain region EpiSD is formed, the fin structure offset side wall on both sides; in the first layer of epitaxial source and drain regions above and on both sides of the wall offset formed on the side wall outside the first layer; to form the second layer epitaxial source drain region in the first layer of the first layer of epitaxial lateral walls on both sides of the source drain region; in the first layer of the lateral wall on both sides of the second layer above the source drain region continued to form wall outside layer second, repeatedly forming an epitaxial source and drain area and outer wall, eventually forming stepped side walls and the source drain extension region structure. The total thickness of the required drain source drain region is the sum of the thickness of all epitaxial source drain regions and all epitaxial source drain regions, and the total wall thickness of the outer wall is the sum of all the outer walls and all the outer wall thicknesses.

【技术实现步骤摘要】
一种制造鳍式金属氧化物半导体场效应晶体管的方法
本专利技术涉及半导体集成电路制造
，更具体地，涉及一种制造具有阶梯型侧墙(Spacer)结构的低寄生电容鳍式金属氧化物半导体场效应晶体管(FinFET)的方法。
技术介绍
在现代集成电路
中，进入90nm工艺时代后，随着集成电路器件尺寸的大幅度减少，源漏极的结深越来越浅，需要采用选择性外延技(SEG)以增厚源漏极(elevatedsource/drain)来作为后续硅化(silicide)反应的牺牲层(sacrificiallayer)，从而降低串联电阻。而对于65/45nm以及更小技术结点工艺，业界普遍采用对PMOS源漏极刻蚀后外延SiGe层来引入对沟道压应力(compressivestress)，以提高空穴(hole)的迁移率(mobility)。也就是说，使用外延源漏区域(EpitaxySD，简称EpiSD)作为源极和漏极可以引入应力，是一种有效提升晶体管性能的方法。在FinFET中，由于结构限制，源漏区硅层很薄，更是必须采用EpiSD以减少源极漏极电阻。EpiSD的主要问题是仅通过栅极两侧的较薄的侧墙(Spacer)与栅极相互隔离，导致栅极和源漏极之间寄生电容较大。在FinFET中，由于源漏结电容很小，EpiSD和栅极间的寄生电容是主要的寄生电容来源，尤其是在采用FinFET结构的22nm以下工艺代中，前道工序引入的寄生电容显著增加，更需要专门的优化手段以提升晶体管速度。美国专利US8828831B2公开了一种全耗尽型绝缘层上硅金属氧化物半导体场效应晶体管(FDSOI)中通过改变侧墙的几何结构以减少寄生电容的方法，其在形成内偏移Spacer后，先通过选择性外延生长出具有倾斜侧壁的牺牲抬高源漏区域(DummyRSD)，经刻蚀除去牺牲抬高源漏区域后，再生长掺杂浓度较高的RSD作为源漏区域。然而，该方法需要在其最终的外侧墙结构底部带有一倾斜缺口，以平衡电阻和寄生电容之间的取舍。在采用该方法生长具有倾斜侧壁的牺牲抬高源漏区域时，对绝缘体上半导体的晶向有特殊要求，并不适用于FinFET。因此，如何改进侧墙(Spacer形成工艺)，以减小FinFET中栅极和源漏极之间的寄生电容，已成为业界亟待解决的技术问题。
技术实现思路
针对现有技术存在的不足，本专利技术的目的在于提供一种金属氧化物半导体场效应晶体管的制造方法，其从改变侧墙的几何结构出发，减少EpiSD和栅极间的寄生电容，即以在FinFET中形成阶梯型阶梯型外侧墙，在不影响源漏扩展区电阻的前提下，达到减少EpiSD与栅极间寄生电容的目的。此外，阶梯型阶梯型外侧墙通过多次(两次及以上)依次制造阶梯型外侧墙和EpiSD形成，对现有工艺流程改动较小，本身工艺简单成本低廉，且同时适用于前栅和后栅工艺。为实现上述目的，本专利技术的技术方案如下：一种制造鳍式金属氧化物半导体场效应晶体管的方法，其包括如下步骤：步骤S1：提供一衬底，在所述衬底上形成浅沟槽隔离、鳍结构、栅结构和内偏移侧墙；步骤S2：在所述内偏移侧墙两侧的所述鳍结构上形成第一层外延源漏区域；步骤S3：在所述第一层外延源漏区域上方、所述内偏移侧墙两侧形成第一层外侧墙；步骤S4：在所述第一层外侧墙两侧的第一层外延源漏区域上继续形成第二层外延源漏区域；在所述第二层外延源漏区域上方的第一层外侧墙两侧继续形成第二层外侧墙，其中，所需的抬高源漏区域总厚度为所述第一层外延源漏区域和第二层外延源漏区域厚度之和，外侧墙总厚度为所述第一层外侧墙和第二层外侧墙厚度之和。优选地，所述方法还包括步骤S5：判断所需的抬高源漏区域总厚度和外侧墙总厚度是否满足要求，如果没有，在步骤S4的基础上，重复执行步骤S3和步骤S4，直至得到所需的所述抬高源漏区域总厚度及外侧墙总厚度。优选地，所述第一外延源漏区域和第二层外延源漏区域总厚度是15纳米至60纳米。优选地，所述第一层外延源漏区域的厚度小于所需外延源漏区域的总厚度，所述第一层外延源漏区域的厚度为4纳米至20纳米之间。优选地，所述第一层外延源漏区域的厚度为所述外延源漏区域总厚度的一半。优选地，所述第一外延源漏区域和第二层外延源漏区域材料是经离子注入硼、氟化硼、磷或砷后的硅。优选地，所述离子注入浓度为1e13ions/cm2至1e17ions/cm2之间，注入能量为0.5keV至15keV之间。优选地，在步骤S3或步骤S4中，所述第一层外侧墙或第二层外侧墙是通过均厚淀积电介质材料，并采用反应离子蚀刻电介质材料形成。优选地，所述第一层外侧墙厚度和第二层外侧墙厚度均是4纳米至15纳米。优选地，所述第一层外侧墙材料和第二层外侧墙材料是二氧化硅、氮化硅和氮氧化硅之一或其不同组合。从上述技术方案可以看出，本专利技术通过在常规器件的栅结构和内偏移侧墙两侧以多道重复工艺方式，分步形成抬高源漏区域和外侧墙，以形成具有阶梯形侧墙结构的低寄生电容全耗尽型绝缘层上硅金属氧化物半导体场效应晶体管，可以平衡源漏扩展区(SDE)电阻和寄生电容的取舍，即在保证源漏扩展区杂质分布不改变的同时，可减少EpiSD和栅极间的寄生电容。本专利技术相比现有技术具有流程简单、成本低廉等优点，并可适用于具有不用晶向的衬底。经TCAD仿真验证，本专利技术可以减少13至25％的源漏寄生电容，反相器延迟时间减少20％。附图说明图1为根据本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管的制造方法流程示意图图2为根据本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管的制造方法完成步骤S1后的产品剖面示意图图3为根据本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管的制造方法完成步骤S2后的产品剖面示意图图4为根据本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管的制造方法完成步骤S3后的产品剖面示意图图5为根据本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管的制造方法完成步骤S4后的产品剖面示意图图6是本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管在垂直于半导体衬底深度方向的剖面图，其较清楚地展示了阶梯形的侧墙和源漏结构图7是本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管在Fin延伸方向的剖面图，其较清楚地展示了阶梯形的侧墙和源漏结构具体实施方式下面结合附图1-7对本专利技术的具体实施方式进行详细的说明。应理解的是本专利技术能够在不同的示例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本专利技术。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。在以下本专利技术的具体实施方式中，请参阅图1，图1为根据本专利技术一较佳实施例的一种金属氧化物半导体场效应晶体管的制造方法的工艺步骤示意图。如图1所示，本专利技术的一种金属氧化物半导体场效应晶体管的制造方法，包括以下步骤：步骤S1：提供一硅衬底，在所述衬底上形成浅沟槽隔离(STI)、鳍结构(Fin)、栅结构和内偏移侧墙。具体地，请参阅图2，图2为根据本专利技术一较佳实施例中的一种金属氧化物半导体场效应晶体管的制造方法完成步骤S1后的产品本文档来自技高网...

【技术保护点】
一种制造鳍式金属氧化物半导体场效应晶体管的方法，其特征在于，包括如下步骤：步骤S1：提供一衬底，在所述衬底上形成浅沟槽隔离、鳍结构、栅结构和内偏移侧墙；步骤S2：在所述内偏移侧墙两侧的所述鳍结构上形成第一层外延源漏区域；步骤S3：在所述第一层外延源漏区域上方、所述内偏移侧墙两侧形成第一层外侧墙；步骤S4：在所述第一层外侧墙两侧的第一层外延源漏区域上继续形成第二层外延源漏区域；在所述第二层外延源漏区域上方的第一层外侧墙两侧继续形成第二层外侧墙，其中，所需的抬高源漏区域总厚度为所述第一层外延源漏区域和第二层外延源漏区域厚度之和，外侧墙总厚度为所述第一层外侧墙和第二层外侧墙厚度之和。

【技术特征摘要】
1.一种制造鳍式金属氧化物半导体场效应晶体管的方法，其特征在于，包括如下步骤：步骤S1：提供一衬底，在所述衬底上形成浅沟槽隔离、鳍结构、栅结构和内偏移侧墙；步骤S2：在所述内偏移侧墙两侧的所述鳍结构上形成第一层外延源漏区域；步骤S3：在所述第一层外延源漏区域上方、所述内偏移侧墙两侧形成第一层外侧墙；步骤S4：在所述第一层外侧墙两侧的第一层外延源漏区域上继续形成第二层外延源漏区域；在所述第二层外延源漏区域上方的第一层外侧墙两侧继续形成第二层外侧墙，其中，所需的抬高源漏区域总厚度为所述第一层外延源漏区域和第二层外延源漏区域厚度之和，外侧墙总厚度为所述第一层外侧墙和第二层外侧墙厚度之和。2.根据权利要求1所述制造鳍式金属氧化物半导体场效应晶体管的方法，其特征在于，还包括步骤S5：判断所需的抬高源漏区域总厚度和外侧墙总厚度是否满足要求，如果没有，在步骤S4的基础上，重复执行步骤S3和步骤S4，直至得到所需的所述抬高源漏区域总厚度及外侧墙总厚度。3.根据权利要求1所述制造鳍式金属氧化物半导体场效应晶体管的方法，其特征在于，所述第一外延源漏区域和第二层外延源漏区域总厚度是15纳米至60纳米。4.根据权利要求1或2所述制造鳍式金属氧化物半导体场效应晶体管的方法，其特征在于，所述第一...

【专利技术属性】
技术研发人员：师沛，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海,31