一种具有栅极内嵌二极管的沟槽栅IGBT及其制备方法技术

本发明专利技术公开了一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法，包括：步骤1，在IGBT器件主体进行P‑base区和N型增强区注入；步骤2，对IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满沟槽；步骤4，刻蚀掉IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成多晶硅氧化层沉积的IGBT器件主体进行源极注入，形成源极区；步骤7，对IGBT器件主体的沟槽进行P型掺杂，在沟槽栅的顶部形成P型掺杂的多晶硅区。通过在栅极的沟槽内形成内嵌二极管，增大从阳极经栅极流出电流通道的电阻，遏制栅极寄生电容对开关速度的影响。

Trench grid IGBT with gate embedded diode and preparation method thereof

The invention discloses a method for preparing a gate, with embedded diode trench gate IGBT comprises: Step 1, P base and N enhanced area in IGBT into the device body; step 2, the IGBT device main trench etching and deposition of the gate oxide layer; step 3, the polysilicon layer is deposited on the groove the IGBT device of N type doping and fill the groove; step 4, the N type polysilicon doped redundant trench etching IGBT device main body; step 5, depositing a polysilicon oxide layer surface of the IGBT device main body; step 6, to complete the IGBT device main polysilicon oxidation layer deposition source polar injection, forming a source region; step 7, the IGBT device of the main groove on the P doped, P doped polysilicon region is formed on the top of the trench gate. By forming an embedded diode in the trench of the gate, the resistance of the current channel from the anode through the gate is increased, and the influence of the gate parasitic capacitance on the switching speed is suppressed.

【技术实现步骤摘要】
一种具有栅极内嵌二极管的沟槽栅IGBT及其制备方法
本专利技术涉及半导体器件制备
，特别是涉及一种具有栅极内嵌二极管的沟槽栅IGBT及其制备方法。
技术介绍
在IGBT器件中，采用从大规模集成(LSI)工艺借鉴来的硅干法刻蚀技术实现的新刻蚀工艺，实现了在通态电压和关断时间之间折衷。沟槽栅IGBT是通过增加沟道密度的方法增强了其阴极注入效率，但与此同时也增加了其寄生的密勒电容。如果器件的寄生的密勒电容过大的话，会降低IGBT的开关速度，增加IGBT开关损耗。同时，由于多晶硅栅方块电阻较大，降低了外部串联栅电阻对IGBT开关时的di/dt以及dv/dt的控制能力，进而削弱了IGBT的电气特性和应用范围。为减小该寄生密勒电容，现有技术中通过采用在沟槽栅内部串联隔离的电容减小侧边寄生电容，降低IGBT的开关延迟时间，提高IGBT的开关速度。这种方法虽然在一定程度上能降低栅极寄生电容，但是，其缺点是工艺方法较为复杂，需要采用复杂的多晶硅刻蚀工艺，同时容易在工艺过程中引入沾污及缺陷，增大栅极漏电流。
技术实现思路
本专利技术的目的是提供一种具有栅极内嵌二极管的沟槽栅IGBT及其制备方法，降低多晶硅栅电阻，提高外部串联栅电阻的开关控制能力，阻止电流从栅集寄生电容处流出，加快IGBT的开关速度，降低IGBT的开关损耗。为解决上述技术问题，本专利技术实施例提供了一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法，包括：步骤1，在IGBT器件主体进行P-base区和N型增强区注入；步骤2，对所述IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满所述沟槽；步骤4，刻蚀掉所述IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对所述IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成所述多晶硅氧化层沉积的所述IGBT器件主体进行源极注入，形成源极区；步骤7，对所述IGBT器件主体的沟槽进行P型掺杂，在所述沟槽栅的顶部形成P型掺杂的多晶硅区。其中，所述N型掺杂的多晶硅层为通过原位掺杂形成的N型掺杂的多晶硅层。其中，所述步骤7包括:对所述IGBT器件主体的沟槽进行硼离子注入，在所述沟槽栅的顶部形成P型掺杂的多晶硅区。其中，所述P型掺杂的多晶硅区的厚度为所述沟槽深度的三分之一到二分之一。其中，在所述步骤7之后，还包括：步骤8，在所述IGBT器件主体进行钝化层淀积与刻蚀，形成栅电极及阴极接触区。除此之外，本专利技术实施例还提供了一种具有栅极内嵌二极管的沟槽栅IGBT，包括至少一个穿过N型增强层的沟槽，所述沟槽的内沉积设置有位于所述沟槽下部的N型掺杂的多晶硅层和位于所述沟槽上部且与所述N型掺杂的多晶硅层顶面接触的P型掺杂的多晶硅层，所述P型掺杂的多晶硅层上设置有多晶硅氧化层。其中，所述P型掺杂的多晶硅区的厚度为所述沟槽深度的三分之一到二分之一。其中，所述P型掺杂的多晶硅层为掺硼多晶硅层。本专利技术实施例所提供的具有栅极内嵌二极管的沟槽栅IGBT及其制备方法，与现有技术相比，具有以下优点：本专利技术实施例提供的具有栅极内嵌二极管的沟槽栅IGBT的制备方法，包括：步骤1，在IGBT器件主体进行P-base区和N型增强区注入；步骤2，对所述IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满所述沟槽；步骤4，刻蚀掉所述IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对所述IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成所述多晶硅氧化层沉积的所述IGBT器件主体进行源极注入，形成源极区；步骤7，对所述IGBT器件主体的沟槽进行P型掺杂，在所述沟槽栅的顶部形成P型掺杂的多晶硅区。本专利技术实施例提供的具有栅极内嵌二极管的沟槽栅IGBT，包括至少一个穿过N型增强层的沟槽，所述沟槽的内沉积设置有下部的N型掺杂的多晶硅层和位于所述沟槽上部且与所述N型掺杂的多晶硅层顶面接触的P型掺杂的多晶硅层，所述P型掺杂的多晶硅层上设置有多晶硅氧化层。所述具有栅极内嵌二极管的沟槽栅IGBT及其制备方法，通过在栅极的沟槽内设置N型多晶硅层，然后去除掉沟槽外多余的N型掺杂的多晶硅、多晶硅氧化层的沉积、源极注入，最后在沟槽内进行P型掺杂，将沟槽栅的顶部的N型多晶硅层转化为P型掺杂的多晶硅区与下部的N型多晶硅层形成内嵌多晶硅二极管，利用二极管单向导电特性，增大从阳极经栅极流出电流通道的电阻，由此遏制栅极寄生电容对IGBT开关速度的影响。另一方面，引入该多晶硅二极管并不影响IGBT的正常开启与关断，同时多晶硅二极管还具备一定的电导调制效应，能一定程度上降低栅电阻，由此在芯片应用时可提高外部串联栅电阻对于IGBT的开关速度的控制作用。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的具有栅极内嵌二极管的沟槽栅IGBT的制备方法的一种具体实施方式的步骤流程示意图；图2为本专利技术实施例提供的具有栅极内嵌二极管的沟槽栅IGBT的制备方法的另一种具体实施方式的步骤流程示意图；图3为本专利技术实施例所提供的具有栅极内嵌二极管的沟槽栅IGBT的一种具体实施方式的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参考图1～图2，图1为本专利技术实施例提供的具有栅极内嵌二极管的沟槽栅IGBT的制备方法的一种具体实施方式的步骤流程示意图；图2为本专利技术实施例提供的具有栅极内嵌二极管的沟槽栅IGBT的制备方法的另一种具体实施方式的步骤流程示意图。在一种具体实施方式中，所述具有栅极内嵌二极管的沟槽栅IGBT的制备方法，包括：步骤1，在IGBT器件主体进行P-base区和N型增强区注入；在IGBT器件主体上从上到下形成P-base区和N型增强区，本专利技术对P-base区和N型增强区的掺杂类型、浓度以及厚度不做限定，步骤2，对所述IGBT器件主体进行沟槽刻蚀并沉积栅氧化层，这里的沟槽刻蚀以及沉积栅氧化层，是先制作沟槽，沟槽穿过N型增强层，一般在N型增强层的上部的沟槽部分的宽度是不变的，本专利技术对沟槽的加工工艺不做限定，然后在沟槽中沉积栅氧化层，栅氧化层的作用是对沟槽两侧形成绝缘，栅氧化层可以是氧化硅层，也可以是其它的氧化层，本专利技术对其类型、厚度以及沉积工艺不做限定。步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满所述沟槽，由于本专利技术的目的是在沟槽中形成内嵌二极管，通过先将N型掺杂的多晶硅层填充满沟槽，然后再进行反向掺杂的方式获得内嵌二极管，此工艺过程较栅氧化层的沉积的工艺难度非常低，可以大幅降低成本，本专利技术对N型掺杂的多晶硅层的沉积方式以及掺杂杂质类型、浓度不做限定。步骤4，刻蚀掉所述IGBT器件主体的沟槽本文档来自技高网...

【技术保护点】
一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法，其特征在于，包括：步骤1，在IGBT器件主体进行P‑base区和N型增强区注入；步骤2，对所述IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满所述沟槽；步骤4，刻蚀掉所述IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对所述IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成所述多晶硅氧化层沉积的所述IGBT器件主体进行源极注入，形成源极区；步骤7，对所述IGBT器件主体的沟槽进行P型掺杂，在所述沟槽栅的顶部形成P型掺杂的多晶硅区。

【技术特征摘要】
1.一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法，其特征在于，包括：步骤1，在IGBT器件主体进行P-base区和N型增强区注入；步骤2，对所述IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满所述沟槽；步骤4，刻蚀掉所述IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对所述IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成所述多晶硅氧化层沉积的所述IGBT器件主体进行源极注入，形成源极区；步骤7，对所述IGBT器件主体的沟槽进行P型掺杂，在所述沟槽栅的顶部形成P型掺杂的多晶硅区。2.如权利要求1所述具有栅极内嵌二极管的沟槽栅IGBT的制备方法，其特征在于，所述N型掺杂的多晶硅层为通过原位掺杂形成的N型掺杂的多晶硅层。3.如权利要求1或2所述具有栅极内嵌二极管的沟槽栅IGBT的制备方法，其特征在于，所述步骤7包括:对所述IGBT器件主体的沟槽进行硼离子注入，在所述沟...

【专利技术属性】
技术研发人员：刘国友，朱利恒，戴小平，覃荣震，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南,43