A method of forming a semiconductor structure includes providing a substrate, forming a floating gate on the substrate, forming a barrier layer on the floating gate surface, and forming a tunneling oxide layer over the floating gate sidewalls. The technical scheme of the invention forms a barrier layer on the exposed floating grid surface after the floating gate is formed. The barrier layer can effectively prevent the gasification of floating gate dopant atoms within the diffusion, which can reduce pollution diffusion on the substrate by chance other semiconductor structure, reduce the substrate on other semiconductor structure contamination may have, to improve the electrical properties of the semiconductor structure, is conducive to improve the yield the rate of.
【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体制造领域,特别涉及一种半导体结构的形成方法。
技术介绍
目前的半导体产业中,集成电路主要可以分为三大类型:模拟电路、数字电路和数/模混合电路。其中存储器件是数字电路中一个重要的类型。而存储器件中,近年以来,快闪存储器(FlashMemory,简称闪存器件)受到各方关注,发展尤为迅速。闪存器件的主要特点是在不加电的情况下,能够长期保持存储信息;而且具有集成度高、存储速度快、易于擦除重写等优势。因此闪存器件在个人计算机、自动化控制等多个领域得到了广泛的应用。分栅闪存是存储器件的一种,具有编程效率高、无“过擦除效应”等优点。所以分栅闪存被广泛的应用于独立NOR闪存器件以及嵌入式闪存器件中。为了增加存储密度,分栅闪存需要不断减小存储单元面积,三栅分栅闪存正是在如此的背景下产生的,并且在近年来得到了广泛的研究。但是现有技术中的具有分栅闪存结构的半导体结构往往存在电学性能不良、良率较低的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法,以改善半导体结构的电学性能,提高良率。为解决上述问题,本专利技术提供一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。可选的,形成阻挡层的步骤中,所述阻挡层的材料为氧化物。可选的,形成阻挡层的步骤包括:通过快速热氧化的方式形成所述阻挡层。可选的,形成阻挡层的步骤中,所述阻挡层的厚度大于可选的,形成浮栅的步骤中,所述浮栅的材料为高掺杂的半导体材料,所述浮栅材料的掺杂浓度在1E19atom/cm3到1E21 ...
【技术保护点】
一种半导体结构的形成方法,其特征在于,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。
【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。2.如权利要求1所述的半导体结构的形成方法,其特征在于,形成阻挡层的步骤中,所述阻挡层的材料为氧化物。3.如权利要求1或2所述的半导体结构的形成方法,其特征在于,形成阻挡层的步骤包括:通过快速热氧化的方式形成所述阻挡层。4.如权利要求1所述的半导体结构的形成方法,其特征在于,形成阻挡层的步骤中,所述阻挡层的厚度大于5.如权利要求1所述的半导体结构的形成方法,其特征在于,形成浮栅的步骤中,所述浮栅的材料为高掺杂的半导体材料,所述浮栅材料的掺杂浓度在1E19atom/cm3到1E21atom/cm3范围内。6.如权利要求5所述的半导体结构的形成方法,其特征在于,形成浮栅的步骤中,所述浮栅的材料为N型重掺杂半导体材料,掺杂离子为P、As或Sb。7.如权利要求1所述的半导体结构的形成方法,其特征在于,提供衬底的步骤中,所述衬底内具有源漏掺杂区;形成浮栅的步骤包括:在所述衬底上形成浮栅材料层;在所述浮栅材料层上形成介质层;在所述介质层上形成控制栅材料层;在所述控制栅材料层上形成图形化的第一掩膜层,所述第一掩膜层内具有底部露出所述控制栅材料层的第一开口;在所述第一开口侧壁形成第二掩膜层,所述第二掩膜层覆盖所述第一开口底部的部分表面;去除所述第二掩膜层露出的第一开...
【专利技术属性】
技术研发人员:曹子贵,孙艳,苏步春,孔蔚然,张博,张凌越,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。