半导体结构的形成方法技术

技术编号:15509524 阅读:148 留言:0更新日期:2017-06-04 03:21
一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。本发明专利技术技术方案在形成浮栅之后,在露出的浮栅表面上形成阻挡层。所述阻挡层能够有效的防止浮栅内掺杂原子的气化扩散,从而能够降低扩散原子污染所述衬底上其他的半导体结构的几率,减少所述衬底上其他半导体结构受到污染的可能,有利于改善所述半导体结构的电学性能,有利于提高良率。

Method for forming semiconductor structure

A method of forming a semiconductor structure includes providing a substrate, forming a floating gate on the substrate, forming a barrier layer on the floating gate surface, and forming a tunneling oxide layer over the floating gate sidewalls. The technical scheme of the invention forms a barrier layer on the exposed floating grid surface after the floating gate is formed. The barrier layer can effectively prevent the gasification of floating gate dopant atoms within the diffusion, which can reduce pollution diffusion on the substrate by chance other semiconductor structure, reduce the substrate on other semiconductor structure contamination may have, to improve the electrical properties of the semiconductor structure, is conducive to improve the yield the rate of.

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体制造领域,特别涉及一种半导体结构的形成方法。
技术介绍
目前的半导体产业中,集成电路主要可以分为三大类型:模拟电路、数字电路和数/模混合电路。其中存储器件是数字电路中一个重要的类型。而存储器件中,近年以来,快闪存储器(FlashMemory,简称闪存器件)受到各方关注,发展尤为迅速。闪存器件的主要特点是在不加电的情况下,能够长期保持存储信息;而且具有集成度高、存储速度快、易于擦除重写等优势。因此闪存器件在个人计算机、自动化控制等多个领域得到了广泛的应用。分栅闪存是存储器件的一种,具有编程效率高、无“过擦除效应”等优点。所以分栅闪存被广泛的应用于独立NOR闪存器件以及嵌入式闪存器件中。为了增加存储密度,分栅闪存需要不断减小存储单元面积,三栅分栅闪存正是在如此的背景下产生的,并且在近年来得到了广泛的研究。但是现有技术中的具有分栅闪存结构的半导体结构往往存在电学性能不良、良率较低的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法,以改善半导体结构的电学性能,提高良率。为解决上述问题,本专利技术提供一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。可选的,形成阻挡层的步骤中,所述阻挡层的材料为氧化物。可选的,形成阻挡层的步骤包括:通过快速热氧化的方式形成所述阻挡层。可选的,形成阻挡层的步骤中,所述阻挡层的厚度大于可选的,形成浮栅的步骤中,所述浮栅的材料为高掺杂的半导体材料,所述浮栅材料的掺杂浓度在1E19atom/cm3到1E21atom/cm3范围内。可选的,形成浮栅的步骤中,所述浮栅的材料为N型重掺杂半导体材料,掺杂离子为P、As或Sb。可选的,提供衬底的步骤中,所述衬底内具有源漏掺杂区;形成浮栅的步骤包括:在所述衬底上形成浮栅材料层;在所述浮栅材料层上形成介质层;在所述介质层上形成控制栅材料层;在所述控制栅材料层上形成图形化的第一掩膜层,所述第一掩膜层内具有底部露出所述控制栅材料层的第一开口;在所述第一开口侧壁形成第二掩膜层,所述第二掩膜层覆盖所述第一开口底部的部分表面;去除所述第二掩膜层露出的第一开口底部的控制栅材料层、介质层以及浮栅材料层,形成底部露出所述源漏掺杂区的第二开口;在所述第二开口侧壁露出的控制栅材料层、介质层以及浮栅材料层侧壁形成侧墙;向形成有侧墙的第二开口内填充导电材料,以形成源线;去除所述第一掩膜层以及所述第二掩膜层露出的控制栅材料层,露出所述介质层,形成控制栅;在所述控制栅侧壁和所述第二掩膜层侧壁形成隔离层;去除所述隔离层和所述第二掩模层露出的浮栅材料层,露出所述衬底表面,以形成所述浮栅;形成所述阻挡层的步骤中,在露出的所述浮栅侧壁表面上形成所述阻挡层。可选的,提供衬底的步骤中,所述衬底包括用于形成存储器件的第一区、用于形成存储器件外接结构的第二区以及用于形成逻辑电路的第三区;形成所述浮栅的步骤包括:在所述第一区的衬底上形成所述浮栅;形成阻挡层的步骤中,所述阻挡层还位于所述第二区衬底和所述第三区衬底上。可选的,形成隧穿氧化层的步骤包括:在所述阻挡层上形成氧化材料层;对所述氧化材料层进行减薄处理,所述阻挡层和剩余的氧化材料层用于形成所述隧穿氧化层。可选的,在所述阻挡层上形成氧化材料层的步骤包括:通过炉管的方式形成所述氧化材料层;对所述氧化材料层进行减薄处理的步骤包括:采用前反馈系统刻蚀所述氧化材料层,以进行所述减薄处理。与现有技术相比,本专利技术的技术方案具有以下优点:本专利技术技术方案在形成浮栅之后,在所述浮栅表面上形成阻挡层。所述阻挡层能够有效的防止浮栅内掺杂原子的汽化扩散,从而能够降低扩散原子污染所述衬底上其他的半导体结构的几率,减少所述衬底上其他半导体结构受到污染的可能,有利于改善所述半导体结构的电学性能,有利于提高良率。本专利技术可选方案中,所述衬底包括用于形成存储器件的第一区、用于形成存储器件外接结构的第二区以及用于形成逻辑电路的第三区;形成阻挡层的步骤中,所述阻挡层还位于所述第二区衬底和所述第三区衬底上。所以所述阻挡层能够覆盖所述衬底上其他半导体结构,从而有效的防止所述衬底上其他半导体结构受到污染,有利于提高所述半导体结构的电学性能,有利于提高良率。本专利技术可选方案中,所述阻挡层的材料为氧化物,可以通过快速热氧化的方式形成所述阻挡层;通过在所述阻挡层上形成氧化材料层并对所述氧化材料层进行减薄处理,从而使剩余氧化材料层和所述阻挡层用于形成所述隧穿氧化层。采用这种方式形成阻挡层和隧穿氧化层的做法,能够避免在工艺过程中引入杂质元素,有利于简化工艺步骤,降低工艺成本。本专利技术可选方案中,采用前反馈系统刻蚀所述氧化材料层,以进行所述减薄处理。采用前反馈系统进行刻蚀的做法,有利于所述减薄处理步骤的工艺控制精度,有利于提高工艺稳定性,也有利于提高所形成半导体结构的性能和良率。附图说明图1是一种半导体结构形成方法对应的剖面结构示意图;图2至图7是本专利技术半导体结构形成方法一实施例中各个步骤对应的剖面结构示意图。具体实施方式由
技术介绍
可知,现有技术中具有分栅闪存结构的半导体结构存在电学性能不良、良率低的问题。现结合一种具有分栅闪存结构的半导体结构形成方法分析其电学性能不良、良率低问题的原因:参考图1,示出了一种半导体结构形成方法对应的剖面结构示意图。所述半导体结构形成方法包括:如图1所示,提供基底,所述基底包括衬底10;位于所述衬底10内的源区11;位于所述衬底10上与所述源区11相连的源线12;位于所述源线12两侧衬底10上的浮栅13;位于所述浮栅13上的介质层(图中未标出);位于所述介质层上的控制栅14;之后,在所述浮栅13侧壁形成隧穿氧化层。随着器件集成度的提高,浮栅13的厚度随之减小,为了维持浮栅13的电学性能,所述浮栅13的材料往往为类金属的简并半导体材料,例如重掺杂的非晶硅(P重掺杂的非晶硅)或导电性能较好的材料。在形成隧穿氧化层的过程中,由于浮栅13侧壁暴露在外,浮栅13中的浓度较高的掺杂离子会汽化而溢出(如图2中虚线箭头21所示),并渗透至所述衬底10其他区域的半导体结构内(如图2中虚线箭头22所示),从而造成衬底10其他区域上半导体结构性能的变化和浮动。具体的,形成所述隧穿氧化层的步骤中,通常采用炉管的方式进行形成。炉管的工艺温度约为800℃。炉管达到工艺温度之后,形成有浮栅13的衬底10在所述炉管内需要进行一个预热的过程。预热过程中,炉管的高温加速了简并半导体材料中掺杂离子的析出(例如P离子)。析出的掺杂离子呈现气态,充满于所述炉管内,由于在形成隧穿氧化层之前,衬底10表面已经被清洗干净,因此气态的掺杂离子会渗透至字线、外围器件等其他器件的区域,从而影响器件的阈值电压和沟道漏电流,引起阈值电压偏移、器件关断能力恶化、沟道漏电流升高等问题,从而引起所述半导体结构的电学性能的不良和良率的下降。为解决所述技术问题,本专利技术提供一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。本专利技术技术方案在形成浮栅之后,在露出的浮栅表面上形成阻挡层。所述阻挡层能够有效的防止浮栅内掺杂原子的气化扩散,从本文档来自技高网
...
半导体结构的形成方法

【技术保护点】
一种半导体结构的形成方法,其特征在于,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。

【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底;在所述衬底上形成浮栅;在所述浮栅表面上形成阻挡层;在所述浮栅侧壁上形成隧穿氧化层。2.如权利要求1所述的半导体结构的形成方法,其特征在于,形成阻挡层的步骤中,所述阻挡层的材料为氧化物。3.如权利要求1或2所述的半导体结构的形成方法,其特征在于,形成阻挡层的步骤包括:通过快速热氧化的方式形成所述阻挡层。4.如权利要求1所述的半导体结构的形成方法,其特征在于,形成阻挡层的步骤中,所述阻挡层的厚度大于5.如权利要求1所述的半导体结构的形成方法,其特征在于,形成浮栅的步骤中,所述浮栅的材料为高掺杂的半导体材料,所述浮栅材料的掺杂浓度在1E19atom/cm3到1E21atom/cm3范围内。6.如权利要求5所述的半导体结构的形成方法,其特征在于,形成浮栅的步骤中,所述浮栅的材料为N型重掺杂半导体材料,掺杂离子为P、As或Sb。7.如权利要求1所述的半导体结构的形成方法,其特征在于,提供衬底的步骤中,所述衬底内具有源漏掺杂区;形成浮栅的步骤包括:在所述衬底上形成浮栅材料层;在所述浮栅材料层上形成介质层;在所述介质层上形成控制栅材料层;在所述控制栅材料层上形成图形化的第一掩膜层,所述第一掩膜层内具有底部露出所述控制栅材料层的第一开口;在所述第一开口侧壁形成第二掩膜层,所述第二掩膜层覆盖所述第一开口底部的部分表面;去除所述第二掩膜层露出的第一开...

【专利技术属性】
技术研发人员:曹子贵孙艳苏步春孔蔚然张博张凌越
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1