一种功率器件栅极侧墙制备方法技术

技术编号:15509517 阅读:316 留言:0更新日期:2017-06-04 03:21
本发明专利技术公开了一种功率器件栅极侧墙制备方法,包括:步骤1,在完成功率器件主体的多晶硅栅极刻蚀后,在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层;步骤2,在所述绝缘层上沉积绝缘保护层;步骤3,整面干法刻蚀所述绝缘保护层,将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净;步骤4,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层,在干法刻蚀过程中,保护功率器件主体的多晶硅栅极的绝缘侧墙免受损失,使其保留较厚的厚度,从而改善器件的漏电特性,提高产品可靠性。

Method for preparing grid side wall of power device

The invention discloses a gate power device side wall preparation method comprises the following steps: 1, in the polysilicon gate etching completed the main power device, the insulating layer of a predetermined thickness is arranged on the surface of the main power devices and polysilicon gate sidewall; step 2, layer deposited on the insulating protective layer on the insulating; step 3, the entire surface of the dry etching the insulating protective layer between the upper part of the polysilicon gate and the polysilicon gate of the insulating protective layer etching clean; step 4, the entire surface of the dry etching the polysilicon gate between the insulating layer. Through the insulation wall lateral power devices deposited on the gate body and a layer of insulating protective layer in dry etching process, the insulating side walls of polysilicon gate protection against loss of power device of the main body, in order to maintain its thick thickness, thereby improving the leakage characteristics of the device, improve the reliability of products.

【技术实现步骤摘要】
一种功率器件栅极侧墙制备方法
本专利技术涉及半导体器件制备
,特别是涉及一种功率器件栅极侧墙制备方法。
技术介绍
功率器件多晶硅栅极的绝缘层侧墙的材料种类及厚度与器件漏电存在密切联系。在平面栅功率器件(如IGBT、VDMOS等)的制程中,多晶硅栅极刻蚀后,一般会采用沉积或其它方式,在晶圆表面及多晶硅栅极侧壁形成一定厚度的绝缘层。该多晶硅栅极侧壁的绝缘层称之为栅极侧墙。接下来,需进行整面刻蚀来去除掉多晶硅栅极之间晶圆表面的绝缘层,打开接触电极的窗口。但是,此工艺方法会损耗绝缘侧墙的厚度,从而增加器件的漏电。为了解决这一问题,现有技术中的一种解决方案中,通过在打开接触电极窗口前,增加一道光刻工艺,可使绝缘侧墙免遭刻蚀。但该工艺方案也带来一个新的问题,即:光刻对准精度问题会影响左右的对称性,从而劣化器件性能。在另一种解决方案中,通过采用SiN作为多晶硅栅极侧墙,来保护栅极从而减小栅极漏电。但实际中SiN侧墙在刻蚀的过程中也会有损耗,导致对栅极漏电的抑制效果变差。
技术实现思路
本专利技术的目的是提供一种功率器件栅极侧墙制备方法,保护功率器件多晶硅栅极的绝缘侧墙免受损失,使其保留较厚的厚度,从而改善器件的漏电特性,提高产品可靠性。为解决上述技术问题,本专利技术实施例提供了一种功率器件栅极侧墙制备方法,包括:步骤1,在完成功率器件主体的多晶硅栅极刻蚀后,在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层;步骤2,在所述绝缘层上沉积绝缘保护层;步骤3,整面干法刻蚀所述绝缘保护层,将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净;步骤4,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。其中,所述绝缘层为SiN层、SiON层或SiO2层。其中,所述绝缘层的厚度为100nm~1000nm。其中,所述绝缘保护层为SiN层、SiON层或SiO2层。其中,所述绝缘保护层的厚度为50nm~2000nm。其中,所述绝缘保护层为PECVD、LPCVD或HPCVD沉积的绝缘保护层。其中,所述功率器件主体为IGBT器件主体或VDMOS器件主体。本专利技术实施例所提供的功率器件栅极侧墙制备方法,与现有技术相比,具有以下优点:本专利技术实施例提供的功率器件栅极侧墙制备方法,包括:步骤1,在完成功率器件主体的多晶硅栅极刻蚀后,在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层;步骤2,在所述绝缘层上沉积绝缘保护层;步骤3,整面干法刻蚀所述绝缘保护层,将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净;步骤4,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。所述功率器件栅极侧墙制备方法,通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层,在干法刻蚀过程中,保护功率器件主体的多晶硅栅极的绝缘侧墙免受损失,使其保留较厚的厚度,从而改善器件的漏电特性,提高产品可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的功率器件栅极侧墙制备方法的一种具体实施方式的步骤流程示意图;图2为采用本专利技术实施例提供的功率器件栅极侧墙制备方法制备的功率器件的一种具体实施方式的结构示意图;图3为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第一步之后的功率器件的结构示意图;图4为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第二步之后的功率器件的结构示意图;图5为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第三步之后的功率器件的结构示意图;图6、7、8为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第四步之后的功率器件三种具体实施方式的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。请参考图1~图8,图1为本专利技术实施例提供的功率器件栅极侧墙制备方法的一种具体实施方式的步骤流程示意图;图2为采用本专利技术实施例提供的功率器件栅极侧墙制备方法制备的功率器件的一种具体实施方式的结构示意图;图3为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第一步之后的功率器件的结构示意图;图4为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第二步之后的功率器件的结构示意图;图5为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第三步之后的功率器件的结构示意图;图6、7、8为采用本专利技术实施例提供的功率器件栅极侧墙制备方法的第四步之后的功率器件三种具体实施方式的结构示意图。在一种具体实施方式中,所述功率器件栅极侧墙制备方法,包括:步骤1,在完成功率器件主体的多晶硅栅极刻蚀后,在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层,如图3所示;步骤2,在所述绝缘层上沉积绝缘保护层,如图4所示,;步骤3,整面干法刻蚀所述绝缘保护层,将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净,如图5所示;步骤4,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层,如图6、7、8所示。在本专利技术中,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层后,保留在多晶硅栅极的侧壁的绝缘层部分即为绝缘层侧墙。需要指出的是,在本专利技术中绝缘保护层在整面干法刻蚀所述多晶硅栅极之间的所述绝缘层之后,保留在多晶硅栅极侧面的部分,也是绝缘层侧墙的一部分,即绝缘层侧墙既可以是淀积在多晶硅栅极的侧壁的只保留绝缘层部分的单层绝缘层侧墙,也可以是绝缘保护层和绝缘层同时保留的双层绝缘层侧墙,可以进一步降低器件的漏电流。整面干法刻蚀所述绝缘保护层,将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净,这一过程中,由于多晶硅栅极侧壁上的绝缘保护层30较厚,仍然会保留一定厚度的绝缘保护层,在这一过程中,绝缘保护层30保护了绝缘层20的侧壁,即预先设定的绝缘层中作为绝缘层侧墙的部分通过沉积绝缘保护层30被保存下来,没有损耗。而在步骤4,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层中,可以通过利用绝缘层20与绝缘保护层30之间的刻蚀选择比,使多晶硅栅极的绝缘层侧墙免受刻蚀损失,从而保留较厚的绝缘侧墙厚度。并且,通过调整绝缘层20与绝缘保护层30之间的刻蚀选择比,可调整保留下来的侧墙上的绝缘保护层的厚度。当侧墙外表面保留一定厚度的绝缘保护层时,可形成多层侧墙结构,进一步降低器件漏电。在本专利技术中,如果有特殊需要,还可以进一步采用多层绝缘保护层的淀积和刻蚀方法,形成更多层的绝缘层栅侧墙结构,或者增加绝缘保护层厚度的方式,提高绝缘层侧墙的总厚度,降低器件的漏电流,本专利技术对此不作具体限定。所述功率器件栅极侧墙制备方法,通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层30,在干法刻蚀过程中,保护功率器件主体的多晶硅栅极10的绝缘侧墙免受损失,使其保留较厚的厚度,从而改善器件的漏电特性,提高产品可靠性。在本专利技术实施例本文档来自技高网...
一种功率器件栅极侧墙制备方法

【技术保护点】
一种功率器件栅极侧墙制备方法,其特征在于,包括:步骤1,在完成功率器件主体的多晶硅栅极刻蚀后,在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层;步骤2,在所述绝缘层上沉积绝缘保护层;步骤3,整面干法刻蚀所述绝缘保护层,将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净;步骤4,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。

【技术特征摘要】
1.一种功率器件栅极侧墙制备方法,其特征在于,包括:步骤1,在完成功率器件主体的多晶硅栅极刻蚀后,在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层;步骤2,在所述绝缘层上沉积绝缘保护层;步骤3,整面干法刻蚀所述绝缘保护层,将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净;步骤4,整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。2.如权利要求1所述功率器件栅极侧墙制备方法,其特征在于,所述绝缘层为SiN层、SiON层或SiO2层。3.如权利要求1或2所述功率器件栅极侧墙制备方法,...

【专利技术属性】
技术研发人员:姚尧杨鑫著文高蒋明明谭真华刘武平李超伟
申请(专利权)人:株洲中车时代电气股份有限公司
类型:发明
国别省市:湖南,43

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1