层叠存储器件和半导体存储系统技术方案

技术编号:15508054 阅读:249 留言:0更新日期:2017-06-04 02:29
提供了一种层叠存储器件,其包括基底裸片和多个核心裸片。基底裸片可以包括:弱单元地址储存单元,用于储存弱单元地址;串行化单元,用于选择弱单元地址中的至少一个作为目标弱单元地址,将选中的目标弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址而输出选通信号;去串行化单元,用于基于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;以及刷新控制单元,用于选择并行弱单元地址或基于刷新信号产生的刷新地址,以及输出目标地址。

Stacked memory device and semiconductor memory system

A stacked memory device is provided that includes a substrate, a bare sheet, and a plurality of core bare sheets. The basal die can include: weak unit address storage unit for storing the weak unit address; serial unit for selecting weak unit address at least one of the weak unit as the target address, the selected target weak unit address into serial unit address and the same weak, weak and step on the serial output strobe unit address to signal; serial unit for strobe signal based on the serial storage unit based on weak address, and to refresh signal the end of the stored address into a parallel weak unit address; and a refresh control unit for selecting and weak unit address or refresh refresh address signals based on the target address, and output.

【技术实现步骤摘要】
层叠存储器件和半导体存储系统相关申请的交叉引用本申请要求2015年11月23日提交的申请号为10-2015-0163773的韩国专利申请的优先权,其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种半导体设计技术,更具体而言,涉及适用于执行刷新操作的层叠存储器件。
技术介绍
通常,诸如DRAM或者DDRSDRAM的易失性存储器件周期性地执行刷新操作,以防止储存在存储单元中的数据丢失。刷新操作可以在自动刷新模式或者自刷新模式下执行。在自动刷新模式下,在存储器件的正常操作期间,存储器件响应于从外部源施加的刷新命令来执行刷新操作。在自刷新模式下,当存储器件不操作(例如,在省电模式下)时,存储器件响应于内部产生的刷新命令信号来执行刷新操作。当少数单元的刷新特性恶化时,尽管DRAM的总体刷新特性不受到该恶化的影响,但是总体刷新性能会因少数单元而降低。已经提出了各种方法用于刷新具有比基于DRAM的设计规范的刷新周期tREF短的数据保持时间的一个或更多个单元。在下文中,这种单元被称作为弱单元。二维(2D)结构已经用作传统封装技术,在二维结构中,具有集成电路的多个半导体芯片使用导线或凸块而被设置在印刷电路板(PCB)上。随着半导体存储器技术的迅速发展,用于半导体集成器件的封装技术需要高集成度和高性能。因而,已经开发了各种技术用于获得其中多个半导体芯片垂直地层叠的三维(3D)结构。在具有三维结构的层叠存储器件中,多个存储芯片可以垂直地层叠。沿垂直方向层叠的半导体芯片被安装在半导体封装体的衬底上,并且半导体芯片可以经由多个穿通芯片通孔(例如,穿通硅通孔(TSV))而彼此电耦接。这种层叠存储器件还需要用于刷新弱单元的方法。
技术实现思路
本专利技术的各种实施例针对一种层叠存储器件,其包括层叠的基底裸片和多个核心裸片,其中,用于储存弱单元地址的一个或更多个电路设置在基底裸片的外部区域,而不是基底裸片的中心区域。此外,各种实施例针对一种层叠存储器件,其包括层叠的基底裸片和多个核心裸片,并且经由串行化-去串行化电路而在基底裸片的中心区域与外部区域之间传送信号。在一个实施例中,提供了一种包括基底裸片和多个核心裸片的层叠存储器件。基底裸片可以包括:弱单元地址储存单元,适用于储存弱单元地址;串行化单元,适用于基于弱单元刷新模式信号和管道控制信号来选择从弱单元地址储存单元提供的至少一个弱单元地址作为目标弱单元地址,将选中的目标弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址而输出选通信号;去串行化单元,适用于基于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;刷新控制单元,适用于选择并行弱单元地址或基于刷新信号产生的刷新地址,以及输出用于刷新操作的目标地址;以及管道控制单元,适用于基于刷新信号来产生被连续激活预定次数的管道控制信号。在一个实施例中,提供了一种包括基底裸片和多个核心裸片的层叠存储器件。基底裸片可以包括:弱单元地址储存单元,适用于储存弱单元地址信息;管道控制单元,适用于使用用于累积刷新操作的累积刷新信号来产生管道控制信号;串行化单元,适用于基于管道控制信号来将储存在弱单元地址储存单元中的弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址来输出选通信号;去串行化单元,适用于基于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;以及刷新控制单元,适用于将并行弱单元地址或刷新地址作为用于刷新操作的目标地址而输出。在一个实施方案中,存储系统可以包括:控制器裸片;以及层叠存储器件,所述层叠存储器件包括基底裸片和多个核心裸片。基底裸片可以包括:弱单元地址储存单元,适用于储存弱单元地址信息;串行化单元,适用于基于管道控制信号来将储存在弱单元地址储存单元中的弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址而输出选通信号,所述管道控制信号基于刷新信号被顺序地激活;去串行化单元,适用于响应于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;以及刷新控制单元,适用于将并行弱单元地址或刷新地址作为用于刷新操作的目标地址而输出。管道控制单元、去串行化单元和刷新控制单元可以设置在基底裸片的中心区域中,而弱单元地址储存单元和串行化单元设置在基底裸片的外部区域中。基底裸片还可以包括管道控制单元,适用于使用用于累积刷新操作的累积刷新信号来产生管道控制信号,并且管道控制单元可以设置在基底裸片的中心区域中。串行化单元可以包括多个管道锁存器,所述多个管道锁存器适用于储存基于串行管道输入控制信号而被选中的弱单元地址,以及响应于多个串行管道输出控制信号来将储存的地址作为串行弱单元地址而输出,所述串行管道输入控制信号基于管道控制信号来产生,所述多个串行管道输出控制信号基于管道控制信号来产生。去串行化单元可以包括多个管道锁存器,所述多个管道锁存器适用于响应于多个并行管道输入控制信号来储存串行弱单元地址,以及响应于刷新结束信号来输出并行弱单元地址,所述多个并行管道输入控制信号基于选通信号来产生。附图说明图1为图示根据本专利技术的实施例的半导体存储系统的示图。图2为图1中所示的基底裸片的示例的详细图。图3为图示图2中所示的串行化单元的详细图。图4A为图示图3中所示的串行化控制单元的详细图。图4B为用于描述根据本专利技术的实施例的图4A中所示的串行化控制单元的操作的时序图。图4C为图示图4A中所示的串行输入控制单元的详细图。图5为图示图3中所示的串行器的详细图。图6为图示图2中所示的去串行化单元的详细图。图7为图示图6中所示的去串行器的详细图。图8为图示图2中所示的刷新控制单元的详细图。图9为图示图2中所示的管道控制单元的详细图。图10为图示图9中所示的累积刷新信号发生单元的详细图。图11为用于描述根据本专利技术的实施例的图9中所示的管道控制单元的操作的时序图。图12为用于描述根据本专利技术的实施例的图1至图11中所示的层叠存储器件的操作的时序图。具体实施方式以下将参照附图来更详细地描述各种实施例。然而,本专利技术可以以不同的方式实施,而不应解释为局限于本文所列的实施例。更确切地说,提供这些实施例,使得本专利技术将是充分与完整的,并向本领域技术人员充分传达本专利技术。贯穿本公开,相同的附图标记在本专利技术的各种附图和实施例中表示相同的部分。还要注意,在本说明书中,“连接/耦接”不仅表示一个组件直接与另一个组件耦接,还表示经由中间部件与另一个部件间接耦接。另外,只要未在句子中特意提及,单数形式可以包括复数形式。根据本专利技术的实施例的半导体存储系统可以以系统级封装体(SIP)、多芯片封装体(MCP)或者片上系统(SoC)的形式来实施,或者以包括多个封装体的层叠式封装(PoP)的形式来实施。现在参照图1,根据本专利技术的实施例,提供了半导体存储系统100。存储系统100可以包括:层叠存储器件110、控制器裸片120、中介层130和封装衬底140。中介层130可以设置在封装衬底140上。层叠存储器件110和控制器裸片120可以设置在中介层130上。包括在层叠存储器件110和控制器裸片120中的物理区域PHY可以经由中介层130彼此耦接。与控制器120、中介层130和封装衬底140一本文档来自技高网
...
层叠存储器件和半导体存储系统

【技术保护点】
一种层叠存储器件,包括基底裸片和多个核心裸片,其中,基底裸片包括:弱单元地址储存单元,适用于储存弱单元地址;串行化单元,适用于基于弱单元刷新模式信号和管道控制信号而选择从弱单元地址储存单元提供的弱单元地址中的至少一个作为目标弱单元地址,将选中的目标弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址而输出选通信号;去串行化单元,适用于基于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;刷新控制单元,适用于选择并行弱单元地址或基于刷新信号产生的刷新地址,以及输出用于刷新操作的目标地址;以及管道控制单元,适用于基于刷新信号来产生被连续激活预定次数的管道控制信号。

【技术特征摘要】
2015.11.23 KR 10-2015-01637731.一种层叠存储器件,包括基底裸片和多个核心裸片,其中,基底裸片包括:弱单元地址储存单元,适用于储存弱单元地址;串行化单元,适用于基于弱单元刷新模式信号和管道控制信号而选择从弱单元地址储存单元提供的弱单元地址中的至少一个作为目标弱单元地址,将选中的目标弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址而输出选通信号;去串行化单元,适用于基于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;刷新控制单元,适用于选择并行弱单元地址或基于刷新信号产生的刷新地址,以及输出用于刷新操作的目标地址;以及管道控制单元,适用于基于刷新信号来产生被连续激活预定次数的管道控制信号。2.根据权利要求1所述的层叠存储器件,其中,基底裸片和这些核心裸片被层叠以经由多个穿通芯片通孔来传送信号。3.根据权利要求1所述的层叠存储器件,其中,管道控制单元、去串行化单元和刷新控制单元设置在基底裸片的中心区域中,而弱单元地址储存单元和串行化单元设置在基底裸片的外部区域中。4.根据权利要求1所述的层叠存储器件,其中,串行化单元包括多个管道锁存器,所述多个管道锁存器适用于储存基于串行管道输入控制信号而选中的目标弱单元地址,以及响应于多个串行管道输出控制信号来将储存的地址作为串行弱单元地址输出,所述串行管道输入控制信号基于管道控制信号而产生,所述多个串行管道输出控制信号基于管道控制信号而产生。5.根据权利要求1所述的层叠存储器件,其中,串行化单元包括:串行化控制单元,适用于接收被连续激活预定次数的管道控制信号,产生串行管道输入控制信号和N个串行管道输出控制信号,以及响应于串行管道输入控制信号和弱单元刷新模式信号来选择从弱单元地址储存单元提供的弱单元地址中的一个作为目标弱单元地址,其中,N为大于2的自然数;串行器,适用于响应于这些串行管道输出控制信号来将目标弱单元地址转换成串行弱单元地址;以及选通信号发生单元,适用于响应于这些串行管道输出控制信号而同步于串行弱单元地址来产生选通信号。6.根据权利要求5所述的层叠存储器件,其中,串行化控制单元包括:串行管道控制单元,适用于当被连续激活预定次数的管道控制信号输入时,响应于管道控制信号的第一次激活至第N次激活来产生N个串行管道输出控制信号,以及响应于管道控制信号的第(N+1)次激活来产生串行管道输入控制信号;以及串行输入控制单元,适用于响应于串行管道输入控制信号和弱单元刷新模式信号来选择从弱单元地址储存单元提供的弱单元地址中的一个作为目标弱单元地址。7.根据权利要求6所述的层叠存储器件,其中,串行输入控制单元包括:计数器,当弱单元刷新模式信号被去激活时,所述计数器被重置,并且所述计数器适用于通过对串行管道输入控制信号计数来产生计数信号;以及多路复用器,适用于响应于计数信号来选择从弱单元地址储存单元提供的弱单元地址中的一个,以及输出选中的地址作为目标弱单元地址。8.根据权利要求5所述的层叠存储器件,其中,选通信号发生单元对这些串行管道输出控制信号执行或运算,以产生被激活N次的选通信号。9.根据权利要求1所述的层叠存储器件,其中,去串行化单元包括多个管道锁存器,所述多个管道锁存器适用于响应于多个并行管道输入控制信号来储存串行弱单元地址,以及响应于刷新结束信号来输出并行弱单元地址,所...

【专利技术属性】
技术研发人员:李贤圣郑椿锡
申请(专利权)人:爱思开海力士有限公司
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1