A stacked memory device is provided that includes a substrate, a bare sheet, and a plurality of core bare sheets. The basal die can include: weak unit address storage unit for storing the weak unit address; serial unit for selecting weak unit address at least one of the weak unit as the target address, the selected target weak unit address into serial unit address and the same weak, weak and step on the serial output strobe unit address to signal; serial unit for strobe signal based on the serial storage unit based on weak address, and to refresh signal the end of the stored address into a parallel weak unit address; and a refresh control unit for selecting and weak unit address or refresh refresh address signals based on the target address, and output.
【技术实现步骤摘要】
层叠存储器件和半导体存储系统相关申请的交叉引用本申请要求2015年11月23日提交的申请号为10-2015-0163773的韩国专利申请的优先权,其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种半导体设计技术,更具体而言,涉及适用于执行刷新操作的层叠存储器件。
技术介绍
通常,诸如DRAM或者DDRSDRAM的易失性存储器件周期性地执行刷新操作,以防止储存在存储单元中的数据丢失。刷新操作可以在自动刷新模式或者自刷新模式下执行。在自动刷新模式下,在存储器件的正常操作期间,存储器件响应于从外部源施加的刷新命令来执行刷新操作。在自刷新模式下,当存储器件不操作(例如,在省电模式下)时,存储器件响应于内部产生的刷新命令信号来执行刷新操作。当少数单元的刷新特性恶化时,尽管DRAM的总体刷新特性不受到该恶化的影响,但是总体刷新性能会因少数单元而降低。已经提出了各种方法用于刷新具有比基于DRAM的设计规范的刷新周期tREF短的数据保持时间的一个或更多个单元。在下文中,这种单元被称作为弱单元。二维(2D)结构已经用作传统封装技术,在二维结构中,具有集成电路的多个半导体芯片使用导线或凸块而被设置在印刷电路板(PCB)上。随着半导体存储器技术的迅速发展,用于半导体集成器件的封装技术需要高集成度和高性能。因而,已经开发了各种技术用于获得其中多个半导体芯片垂直地层叠的三维(3D)结构。在具有三维结构的层叠存储器件中,多个存储芯片可以垂直地层叠。沿垂直方向层叠的半导体芯片被安装在半导体封装体的衬底上,并且半导体芯片可以经由多个穿通芯片通孔(例如,穿通硅通孔(TSV))而 ...
【技术保护点】
一种层叠存储器件,包括基底裸片和多个核心裸片,其中,基底裸片包括:弱单元地址储存单元,适用于储存弱单元地址;串行化单元,适用于基于弱单元刷新模式信号和管道控制信号而选择从弱单元地址储存单元提供的弱单元地址中的至少一个作为目标弱单元地址,将选中的目标弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址而输出选通信号;去串行化单元,适用于基于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;刷新控制单元,适用于选择并行弱单元地址或基于刷新信号产生的刷新地址,以及输出用于刷新操作的目标地址;以及管道控制单元,适用于基于刷新信号来产生被连续激活预定次数的管道控制信号。
【技术特征摘要】
2015.11.23 KR 10-2015-01637731.一种层叠存储器件,包括基底裸片和多个核心裸片,其中,基底裸片包括:弱单元地址储存单元,适用于储存弱单元地址;串行化单元,适用于基于弱单元刷新模式信号和管道控制信号而选择从弱单元地址储存单元提供的弱单元地址中的至少一个作为目标弱单元地址,将选中的目标弱单元地址转换成串行弱单元地址,以及同步于串行弱单元地址而输出选通信号;去串行化单元,适用于基于选通信号来储存串行弱单元地址,以及基于刷新结束信号来将储存的地址转换成并行弱单元地址;刷新控制单元,适用于选择并行弱单元地址或基于刷新信号产生的刷新地址,以及输出用于刷新操作的目标地址;以及管道控制单元,适用于基于刷新信号来产生被连续激活预定次数的管道控制信号。2.根据权利要求1所述的层叠存储器件,其中,基底裸片和这些核心裸片被层叠以经由多个穿通芯片通孔来传送信号。3.根据权利要求1所述的层叠存储器件,其中,管道控制单元、去串行化单元和刷新控制单元设置在基底裸片的中心区域中,而弱单元地址储存单元和串行化单元设置在基底裸片的外部区域中。4.根据权利要求1所述的层叠存储器件,其中,串行化单元包括多个管道锁存器,所述多个管道锁存器适用于储存基于串行管道输入控制信号而选中的目标弱单元地址,以及响应于多个串行管道输出控制信号来将储存的地址作为串行弱单元地址输出,所述串行管道输入控制信号基于管道控制信号而产生,所述多个串行管道输出控制信号基于管道控制信号而产生。5.根据权利要求1所述的层叠存储器件,其中,串行化单元包括:串行化控制单元,适用于接收被连续激活预定次数的管道控制信号,产生串行管道输入控制信号和N个串行管道输出控制信号,以及响应于串行管道输入控制信号和弱单元刷新模式信号来选择从弱单元地址储存单元提供的弱单元地址中的一个作为目标弱单元地址,其中,N为大于2的自然数;串行器,适用于响应于这些串行管道输出控制信号来将目标弱单元地址转换成串行弱单元地址;以及选通信号发生单元,适用于响应于这些串行管道输出控制信号而同步于串行弱单元地址来产生选通信号。6.根据权利要求5所述的层叠存储器件,其中,串行化控制单元包括:串行管道控制单元,适用于当被连续激活预定次数的管道控制信号输入时,响应于管道控制信号的第一次激活至第N次激活来产生N个串行管道输出控制信号,以及响应于管道控制信号的第(N+1)次激活来产生串行管道输入控制信号;以及串行输入控制单元,适用于响应于串行管道输入控制信号和弱单元刷新模式信号来选择从弱单元地址储存单元提供的弱单元地址中的一个作为目标弱单元地址。7.根据权利要求6所述的层叠存储器件,其中,串行输入控制单元包括:计数器,当弱单元刷新模式信号被去激活时,所述计数器被重置,并且所述计数器适用于通过对串行管道输入控制信号计数来产生计数信号;以及多路复用器,适用于响应于计数信号来选择从弱单元地址储存单元提供的弱单元地址中的一个,以及输出选中的地址作为目标弱单元地址。8.根据权利要求5所述的层叠存储器件,其中,选通信号发生单元对这些串行管道输出控制信号执行或运算,以产生被激活N次的选通信号。9.根据权利要求1所述的层叠存储器件,其中,去串行化单元包括多个管道锁存器,所述多个管道锁存器适用于响应于多个并行管道输入控制信号来储存串行弱单元地址,以及响应于刷新结束信号来输出并行弱单元地址,所...
【专利技术属性】
技术研发人员:李贤圣,郑椿锡,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。