一种移位寄存器、其驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、第一控制模块、第二控制模块、第一输出模块以及第二输出模块；其中，可以通过上述五个模块的相互配合，以通过简单的结构以及较少的时钟信号来实现扫描信号的输出，从而简化制备工艺，降低生产成本。

A shift register, a drive method thereof, a gate drive circuit and a display device

The invention discloses a shift register and its driving method, the gate drive circuit and a display device, which comprises an input module, a first control module, second control module, a first output module and output module second; which can cooperate with each other by the above five modules, through a simple structure and less clock signal to achieve the output of the scan signal, thus simplifying the preparation process, reduce the production cost.

【技术实现步骤摘要】
一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，特别涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。
技术介绍
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(GateDriveronArray，GOA)技术将薄膜晶体管(ThinFilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IntegratedCircuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高产能和良率。一般的栅极驱动电路均是由多个级联的移位寄存器组成，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。目前，虽然可以通过输入较多的时钟信号来实现扫描信号的输出，但是这样导致栅极驱动电路中组成各级移位寄存器的开关晶体管的个数较多，以及各开关晶体管之间连接的具体结构也比较复杂，导致工艺难度加大，生产成本增加，甚至由于需要使用较多的时钟信号线将不同时序的时钟信号输入各级移位寄存器，从而造成显示面板的开口率降低，使得该显示面板不具备竞争力。
技术实现思路
本专利技术实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用以解决现有技术中移位寄存器需要的时钟信号较多以及结构复杂的问题。因此，本专利技术实施例提供了一种移位寄存器，包括：输入模块、第一控制模块、第二控制模块、第一输出模块以及第二输出模块；其中，所述输入模块的第一端与输入信号端相连，第二端与第一时钟信号端相连、第三端与第一节点相连；所述输入模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块的第一端与第一参考信号端相连，第二端与第二时钟信号端相连，第三端与所述第一节点相连，第四端与第二节点相连；所述第一控制模块用于在所述第二时钟信号端与所述第二节点的信号的共同控制下将所述第一参考信号端的信号提供给所述第一节点；所述第二控制模块的第一端与所述第一时钟信号端相连，第二端与所述第一参考信号端相连，第三端与第二参考信号端相连，第四端与所述移位寄存器的驱动信号输出端相连，第五端与所述第二节点相连；所述第二控制模块用于在所述第一时钟信号端的控制下将所述第二参考信号端的信号提供给所述第二节点，以及在所述驱动信号输出端的控制下将所述第一参考信号端的信号提供给所述第二节点；所述第一输出模块的第一端与所述第一节点相连，第二端与所述第二时钟信号端相连，第三端与所述驱动信号输出端相连；所述第一输出模块用于在所述第一输出模块的第一端的信号的控制下将所述第二时钟信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一输出模块的第一端与所述驱动信号输出端之间的电压差稳定；所述第二输出模块的第一端与所述第二节点相连，第二端与所述第一参考信号端相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端，以及在所述第二节点处于浮接状态时，保持所述第二节点与所述驱动信号输出端之间的电压差稳定。优选地，在本专利技术实施例提供的上述移位寄存器中，所述第一控制模块包括：第一开关晶体管与第二开关晶体管；其中，所述第一开关晶体管的栅极与所述第二节点相连，所述第一开关晶体管的源极与所述第一参考信号端相连，所述第一开关晶体管的漏极与所述第二开关晶体管的源极相连；所述第二开关晶体管的栅极与所述第二时钟信号端相连，漏极与所述第一节点相连。优选地，在本专利技术实施例提供的上述移位寄存器中，所述第二控制模块包括：第三开关晶体管与第四开关晶体管；其中，所述第三开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第二参考信号端相连，漏极与所述第二节点相连；所述第四开关晶体管的栅极与所述驱动信号输出端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连。优选地，在本专利技术实施例提供的上述移位寄存器中，所述输入模块包括：第五开关晶体管；其中，所述第五开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第一节点相连，漏极与所述输入信号端相连。优选地，在本专利技术实施例提供的上述移位寄存器中，所述第一输出模块包括：第六开关晶体管与第一电容；其中，所述第六开关晶体管的栅极为所述第一输出模块的第一端，源极与所述第二时钟信号端相连，漏极与所述驱动信号输出端相连；所述第一电容连接于所述第六开关晶体管的栅极与所述驱动信号输出端之间。优选地，在本专利技术实施例提供的上述移位寄存器中，所述第二输出模块包括：第七开关晶体管与第二电容；其中，所述第七开关晶体管的栅极与所述第二节点相连，源极与所述第一参考信号端相连，漏极与所述驱动信号输出端相连；所述第二电容连接于所述第七开关晶体管的栅极与所述驱动信号输出端之间。优选地，在本专利技术实施例提供的上述移位寄存器中，还包括：第八开关晶体管；所述第一节点通过所述第八开关晶体管与所述第一输出模块的第一端相连，并且所述第八开关晶体管的栅极与漏电控制信号端相连，源极与所述第一输出模块的第一端相连，漏极与所述第一节点相连。相应地，本专利技术实施例还提供了一种栅极驱动电路，包括级联的多个本专利技术实施例提供的上述任一种移位寄存器；其中，第一级移位寄存器的输入信号端与帧触发信号端相连；除所述第一级移位寄存器之外，其余各级所述移位寄存器的输入信号端分别与其连接的上一级移位寄存器的驱动信号输出端相连。相应地，本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的上述的栅极驱动电路。相应地，本专利技术实施例还提供了一种本专利技术实施例提供的上述任一种移位寄存器的驱动方法，包括：第一阶段、第二阶段、第三阶段以及第四阶段；其中，在所述第一阶段，所述输入模块在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一输出模块在所述第一输出模块的第一端的信号的控制下将所述第二时钟信号端的信号提供给所述驱动信号输出端；所述第二控制模块在所述第一时钟信号端的控制下将所述第二参考信号端的信号提供给所述第二节点；所述第二输出模块在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端；在所述第二阶段，所述第一输出模块在所述第一节点处于浮接状态时，保持所述第一输出模块的第一端与所述驱动信号输出端之间的电压差稳定，以及在所述第一输出模块的第一端的信号的控制下将所述第二时钟信号端的信号提供给所述驱动信号输出端；所述第二控制模块在所述驱动信号输出端的控制下将所述第一参考信号端的信号提供给所述第二节点；在所述第三阶段，所述输入模块在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第二控制模块在所述第一时钟信号端的控制下将所述第二参考信号端的信号提供给所述第二节点；所述第二输出模块在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端；在所述第四阶段，所述第二输出模块在所述第二节点处于浮接状态时，保持本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第一输出模块以及第二输出模块；其中，所述输入模块的第一端与输入信号端相连，第二端与第一时钟信号端相连、第三端与第一节点相连；所述输入模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块的第一端与第一参考信号端相连，第二端与第二时钟信号端相连，第三端与所述第一节点相连，第四端与第二节点相连；所述第一控制模块用于在所述第二时钟信号端与所述第二节点的信号的共同控制下将所述第一参考信号端的信号提供给所述第一节点；所述第二控制模块的第一端与所述第一时钟信号端相连，第二端与所述第一参考信号端相连，第三端与第二参考信号端相连，第四端与所述移位寄存器的驱动信号输出端相连，第五端与所述第二节点相连；所述第二控制模块用于在所述第一时钟信号端的控制下将所述第二参考信号端的信号提供给所述第二节点，以及在所述驱动信号输出端的控制下将所述第一参考信号端的信号提供给所述第二节点；所述第一输出模块的第一端与所述第一节点相连，第二端与所述第二时钟信号端相连，第三端与所述驱动信号输出端相连；所述第一输出模块用于在所述第一输出模块的第一端的信号的控制下将所述第二时钟信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一输出模块的第一端与所述驱动信号输出端之间的电压差稳定；所述第二输出模块的第一端与所述第二节点相连，第二端与所述第一参考信号端相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端，以及在所述第二节点处于浮接状态时，保持所述第二节点与所述驱动信号输出端之间的电压差稳定。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第一输出模块以及第二输出模块；其中，所述输入模块的第一端与输入信号端相连，第二端与第一时钟信号端相连、第三端与第一节点相连；所述输入模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块的第一端与第一参考信号端相连，第二端与第二时钟信号端相连，第三端与所述第一节点相连，第四端与第二节点相连；所述第一控制模块用于在所述第二时钟信号端与所述第二节点的信号的共同控制下将所述第一参考信号端的信号提供给所述第一节点；所述第二控制模块的第一端与所述第一时钟信号端相连，第二端与所述第一参考信号端相连，第三端与第二参考信号端相连，第四端与所述移位寄存器的驱动信号输出端相连，第五端与所述第二节点相连；所述第二控制模块用于在所述第一时钟信号端的控制下将所述第二参考信号端的信号提供给所述第二节点，以及在所述驱动信号输出端的控制下将所述第一参考信号端的信号提供给所述第二节点；所述第一输出模块的第一端与所述第一节点相连，第二端与所述第二时钟信号端相连，第三端与所述驱动信号输出端相连；所述第一输出模块用于在所述第一输出模块的第一端的信号的控制下将所述第二时钟信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一输出模块的第一端与所述驱动信号输出端之间的电压差稳定；所述第二输出模块的第一端与所述第二节点相连，第二端与所述第一参考信号端相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端，以及在所述第二节点处于浮接状态时，保持所述第二节点与所述驱动信号输出端之间的电压差稳定。2.如权利要求1所述的移位寄存器，其特征在于，所述第一控制模块包括：第一开关晶体管与第二开关晶体管；其中，所述第一开关晶体管的栅极与所述第二节点相连，所述第一开关晶体管的源极与所述第一参考信号端相连，所述第一开关晶体管的漏极与所述第二开关晶体管的源极相连；所述第二开关晶体管的栅极与所述第二时钟信号端相连，漏极与所述第一节点相连。3.如权利要求1所述的移位寄存器，其特征在于，所述第二控制模块包括：第三开关晶体管与第四开关晶体管；其中，所述第三开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第二参考信号端相连，漏极与所述第二节点相连；所述第四开关晶体管的栅极与所述驱动信号输出端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连。4.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：第五开关晶体管；其中，所述第五开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第一节点相连，漏极与所述输入信号端相连。5.如权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：第六开关晶体管与第一电容；其中，所述第六开关晶体管...

【专利技术属性】
技术研发人员：陈义鹏，玄明花，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11